• search hit 6 of 7
Back to Result List

Material Science for high performance SiGe HBTs : Solid-Phase Epitaxy and III-V/SiGe hybrid approaches

Materialwissenschaft für Hochleistungs-SiGe HBTs : Festphasenepitaxie- und III-V/SiGe Hybridansätze

  • The complexity of today´s microelectronic circuitry is not only driven by complementary metal oxide semiconductor (CMOS) scaling, but also by integration of high performance modules for various applications (e.g. wireless and broadband communication systems). These mixed signal circuitries are build up by combining digital CMOS technology with analog SiGe:C hetero-bipolar transistors (HBT) known as SiGe:C BiCMOS technology. State-of-the-art SiGe:C BiCMOS technologies achieve up to the 500 GHz. Nevertheless, Si as semiconductor material is approaching more and more its physical limits, whereby novel approaches have to be found to ensure the future development of SiGe:C HBT BiCMOS technology in order to push the maximum frequency further into the Terahertz regime. Based on this task, two novel material science strategies are investigated in this Ph.D. thesis in terms of material growth and defect studies: A.) Solid-phase epitaxy (SPE) for emitter and base resistivity: This technique has been investigated for local engineering ofThe complexity of today´s microelectronic circuitry is not only driven by complementary metal oxide semiconductor (CMOS) scaling, but also by integration of high performance modules for various applications (e.g. wireless and broadband communication systems). These mixed signal circuitries are build up by combining digital CMOS technology with analog SiGe:C hetero-bipolar transistors (HBT) known as SiGe:C BiCMOS technology. State-of-the-art SiGe:C BiCMOS technologies achieve up to the 500 GHz. Nevertheless, Si as semiconductor material is approaching more and more its physical limits, whereby novel approaches have to be found to ensure the future development of SiGe:C HBT BiCMOS technology in order to push the maximum frequency further into the Terahertz regime. Based on this task, two novel material science strategies are investigated in this Ph.D. thesis in terms of material growth and defect studies: A.) Solid-phase epitaxy (SPE) for emitter and base resistivity: This technique has been investigated for local engineering of crystallinity in emitter and base layer of already established SiGe:C HBT technology in order to improve the speed performance. By introducing disilane as new gas source with respect to standard used silane, it is possible to reduce the CVD growth temperature for Si, enabling the differential growth of epitaxial-Si (epi-Si) on Si and amorphous Si (a-Si) on the SiO2 and Si3N4 masks. The so produced requirement for SPE treatments is evaluated for two possible areas of application: A1.) Emitter region and A2.) Base region. In both cases, SPE techniques are applied to change the standard polycrystalline-Si (poly-Si) emitter and base link area on the SiO2 and Si3N4 masks to a fully epi-Si area in order to lower emitter and base resistivity, respectively. B.) III-V/SiGe hybrid device: The ternary compound semiconductor In1-xGaxP [x=0–1] is introduced as potential new collector material as part of an III-V/SiGe hybrid HBT device. With InP having a three times higher saturation velocity, and GaP having a two times bigger bandgap than Si, this approach offers the possibility to adjust speed and power performance of HBTs in a flexible way as a function of the In1-xGaxP collector chemical composition x. The material growth and defect studies in this Ph.D. thesis produced insights, which lead to the following results for future device application: A1.) SPE for emitter region: After investigating the temperature, time and doping concentration dependence on lateral SPE length of in-situ annealed As-doped epi-Si/a-Si test structures, it was possible to crystallize up to 500 nm of a-Si on SiO2 and Si3N4 masks to epi-Si with low defect densities by a combination of 575 °C and 1000 °C postannealing. A2.) SPE for base region: After studying the dependence of time, temperature, thickness, SiO2-capping and Ge incorporation on lateral SPE length of in-situ annealed undoped epi-Si/a-Si test structures, it was possible to crystallize up to 450 nm of SiO2-capped undoped a-Si on SiO2 mask to low-defective epi-Si by 570 °C postannealing. Finally, this technique is applied in a SiGe:C base model structure in order to show the possibility to widen the monocrystalline region around the bipolar window, which results in a possibly improved base resistivity. B.) GaP/Si0.8Ge0.2/Si(001) heterostructure: For pseudomorphic GaP/Si0.8Ge0.2/Si(001) heterostructure growth, the critical thickness of GaP on Si and maximum thermal budget for GaP deposition is evaluated. A detailed structure and defect characterization study by XRD, AFM, and TEM is reported on single crystalline 170 nm GaP/20 nm Si0.8Ge0.2/Si(001) heterostructure. Results show that 20 nm Si0.8Ge0.2 on Si(001) can be overgrown by 170 nm GaP without affecting the pseudomorphism of the Si0.8Ge0.2/Si(001) systems. The GaP layer grows however partially relaxed, mainly due to defect nucleation at the GaP/Si0.8Ge0.2 interface during initial island coalescence. The achievement of 2D GaP growth conditions on Si0.8Ge0.2/Si(001) systems is thus a crucial step for achieving fully pseudomorphic heterostructures. Anti-phase domain-free GaP growth is observed for film thicknesses beyond 70 nm. In addition, no detrimental impurity diffusion could be found in the GaP/Si0.8Ge0.2/Si(001) heterostructure. Finally, it is to mention that further investigation and efforts are still needed to push these new approaches to full integration into SiGe:C HBT BiCMOS technology concepts: A.) For SPE application: Electrical studies are needed in frame of full processed devices to evaluate the value and required modifications for process integration. B.) For III-V/SiGe hybrid device: Future work has to focus on improved 2D GaP layer conditions (before introducing InP) in order to prepare truly pseudomorphic GaP/Si0.8Ge0.2/Si(001) heterostructures with low defect densities. For this purpose, selective GaP growth studies in local HBT Si0.8Ge0.2/Si(001) mesa structures are the next step.show moreshow less
  • Die Komplexität heutiger mikroelektronischer Schaltungen wird nicht ausschließlich von der CMOS-Skalierung vorangetrieben, sondern wird ergänzt durch Integration von Hochleistungsmodule für verschiedene Anwendungen (z.B. für drahtlose und Breitband-Kommunikationssysteme), welche durch die Kombination von digitaler CMOS- mit analoger SiGe:C HBT-Technologie (auch bekannt als SiGe:C BiCMOS –Technologie) aufgebaut werden und heute bis zu 500 GHz erreichen. Da allerdings Si als Halbleitermaterial langsam an seine physikalischen Grenzen stößt, müssen neue Ansätze gefunden werden, um eine weitere Entwicklung der SiGe:C HBT BiCMOS-Technologie in Richtung Terahertz-Regime zu gewährleisten. Basierend auf dieser Aufgabe werden zwei neuartige Materialstrategien im Rahmen dieser Doktorarbeit in Form von Materialwachstums- und Defektstudien untersucht: A.) Festphasenepitaxie (SPE): SPE gestattet das lokale Verändern der Kristallinität in Emitter- und Basisschichten von bereits etablierten SiGe:C HBT-Technologien zur Geschwindigkeitsverbesserung.Die Komplexität heutiger mikroelektronischer Schaltungen wird nicht ausschließlich von der CMOS-Skalierung vorangetrieben, sondern wird ergänzt durch Integration von Hochleistungsmodule für verschiedene Anwendungen (z.B. für drahtlose und Breitband-Kommunikationssysteme), welche durch die Kombination von digitaler CMOS- mit analoger SiGe:C HBT-Technologie (auch bekannt als SiGe:C BiCMOS –Technologie) aufgebaut werden und heute bis zu 500 GHz erreichen. Da allerdings Si als Halbleitermaterial langsam an seine physikalischen Grenzen stößt, müssen neue Ansätze gefunden werden, um eine weitere Entwicklung der SiGe:C HBT BiCMOS-Technologie in Richtung Terahertz-Regime zu gewährleisten. Basierend auf dieser Aufgabe werden zwei neuartige Materialstrategien im Rahmen dieser Doktorarbeit in Form von Materialwachstums- und Defektstudien untersucht: A.) Festphasenepitaxie (SPE): SPE gestattet das lokale Verändern der Kristallinität in Emitter- und Basisschichten von bereits etablierten SiGe:C HBT-Technologien zur Geschwindigkeitsverbesserung. Die Einführung von Disilan anstatt Silan als Prozessgas ermöglicht die Senkung der CVD-Wachstumstemperatur für Si, wodurch ein differentielles Wachstum von epi-Si auf Si und a-Si auf SiO2- und Si3N4-Masken erfolgt. Diese Voraussetzung zur SPE-Anwendung wird an zwei möglichen Anwendungsbereichen evaluiert: A1.) Emitterbereich und A2.) Basisbereich. In beiden Fällen wird die SPE angewendet, um die standardmäßig poly-Si-Bereiche auf den SiO2- und Si3N4-Masken in epi-Si umzuwandeln, und so den Emitter- bzw. Basiswiderstand zu senken. B.) III-V/SiGe Hybridbauteil: Der ternäre Verbindungshalbleiter In1-xGaxP [x=0–1] wird als potentielles neues Kollektormaterial im Rahmen eines III-V/SiGe Hybridansatzes eingeführt. Mit InP, welches eine dreimal höhere Sättigungsgeschwindigkeit, und GaP, welches ein zweimal größere Bandlücke als Si hat, bietet dieser Ansatz die Möglichkeit, Geschwindigkeit und Leistung des HBTs flexibel als Funktion der chemischen Zusammensetzung x des In1-xGaxP anzupassen. Die Materialwachstums- und Defektstudien in dieser Doktorarbeit erbrachten folgende Ergebnisse: A1.) SPE für den Emitterbereich: Nach der Untersuchung der Temperatur-, Zeit- und Dotierungskonzentrationsabhängigkeit auf die laterale SPE-Länge von in-situ getemperten, As-dotierten epi-Si/a-Si-Teststrukturen war es möglich, 500 nm a-Si auf den SiO2- und Si3N4-Masken zu epi-Si mit geringen Defektdichten zu kristallisieren, indem man eine Temperkombination aus 575 °C und 1000 °C verwendete. A2.) SPE für den Basisbereich: Nach dem Studium der Zeit-, Temperatur-, Dicken-, SiO2-Bedeckungs- und Ge-Einlagerungsabhängigkeit auf die L-SPE-Länge von in-situ getemperten, nicht dotierten epi-Si/a-Si-Teststrukturen war es möglich, bis zu 450 nm des SiO2-bedeckten, undotierten a-Si auf der SiO2-Maske zu epi-Si mit geringen Defektdichten zu kristallisieren, indem man eine Temperung bei 570 °C verwendete. Abschließend wurde mittels einer SiGe:C Basis-Modellstruktur gezeigt, dass SPE die Möglichkeit bietet, den einkristallinen Bereich um das Bipolar-Fenster zu erweitern, was zu einer Basis-Widerstandesverbesserung führen kann. B.) GaP/Si0.8Ge0.2/Si(001) Hetero-Struktur: Fürs pseudomorphe GaP/Si0.8Ge0.2/Si(001) Hetero-Strukturwachstum wurde die kritische GaP-Schichtdicke auf Si und das maximale thermale Budget für die GaP-Beschichtung ermittelt. Eine einkristalline 170 nm GaP/20 nm Si0.8Ge0.2/Si(001) Hetero-Struktur wird in Bezug auf Struktur und Defekte durch XRD, AFM und TEM charakterisiert. Die Ergebnisse zeigen, dass 20 nm Si0.8Ge0.2/Si(001) mit 170 nm GaP überwachsen werden kann, ohne den Pseudomorphismus des Si0.8Ge0.2/Si(001)-Systems zu beeinflussen. Jedoch kommt es durch Zusammenwachsen der anfänglichen GaP-Inseln zu Defektnukleation an der GaP/Si0.8Ge0.2-Grenzschicht, wodurch GaP teilweise relaxiert aufwächst. Daher bildet das erfolgreiche 2D GaP-Wachstum auf Si0.8Ge0.2/Si(001)-Systemen den entscheidenden Schritt, um eine völlig pseudomorphe Hetero-Struktur zu bilden. Des Weiteren konnte die Abwesenheit von Anti-Phasen-Domänen ab einer GaP-Schichtdicke von 70 nm und keine schädliche Diffusion innerhalb der GaP/Si0.8Ge0.2/Si(001) Hetero-Struktur beobachtet werden. Abschließend ist zu erwähnen, dass weitere Untersuchungen und Anstrengungen unternommen werden müssen, um diese neuen Ansätze in die SiGe:C HBT BiCMOS-Technologie einzubinden: A.) Für SPE-Anwendungen: Elektrische Studien an einem voll prozessierten Bauteil werden benötigt, um den Wert für die Prozessintegration zu bewerten. B.) III-V/SiGe Hybridbauteil: Zukünftige Arbeiten müssen sich (bevor man InP hinzufügt) auf die Verbesserung der 2D GaP-Schichtnukleation fokussieren, um eine wirklich pseudomorphe GaP/Si0.8Ge0.2/Si(001) Hetero-Struktur mit geringen Defektdichten herzustellen. Hierzu sind selektive GaP-Wachstumsstudien in lokalen Si0.8Ge0.2/Si(001) Mesa-Strukturen der nächste Schritt.show moreshow less

Download full text files

Export metadata

Additional Services

Search Google Scholar Stastistics
Metadaten
Author: Oliver Skibitzki
URN:urn:nbn:de:kobv:co1-opus-29333
Referee / Advisor:Prof. Dr. Thomas Schröder
Document Type:Doctoral thesis
Language:English
Year of Completion:2013
Date of final exam:2013/11/21
Release Date:2013/11/29
Tag:Festphasenepitaxie; Halbleiterphysik; Hetero-bipolar-Transistor; III-V/SiGe Hybridbauteil; Materialwissenschaft
Heterojunction bipolar transistor; III-V/SiGe hybrid device; Material science; Semiconductor physics; Solid-Phase Epitaxy
GND Keyword:Halbleiter; Epitaxie; Heterostruktur
Institutes:Fakultät 1 MINT - Mathematik, Informatik, Physik, Elektro- und Informationstechnik / FG Halbleitermaterialien
Institution name at the time of publication:Fakultät für Mathematik, Naturwissenschaften und Informatik (eBTU) / LS Halbleitermaterialien
Einverstanden ✔
Diese Webseite verwendet technisch erforderliche Session-Cookies. Durch die weitere Nutzung der Webseite stimmen Sie diesem zu. Unsere Datenschutzerklärung finden Sie hier.