• search hit 27 of 29
Back to Result List

Circuit Intermédiaire entre un Circuit Logique à Basse-Tension et un Etage de Sortie à Haute-Tension Réalisés dans une Technologie CMOS Standard

  • La présente invention concerne un circuit intermédiaire entre un circuit logique a basse tension et un étage de sortie à haute tension réalisés dans une technologie CMOS standard. L'étage de sortie (20) comporte deux transistors respectivement à canal N et à canal P, réalisés selon une technologie CMOS standard. Le circuit intermédiaire comporte un translateur de niveau de tension (21) couplé entre un circuit logique d'entrée SL et ledit étage de sortie (20). Ce translateur de niveau de tension (21) est réalisé selon une technologie CMOS standard et est constitué d'au moins deux blocs de base identiques formant des miroirs de tension interconnectés de façon croisée. Ce circuit est utilisé pour commander des transducteurs, des écrans plasma et des actionneurs électromécaniques.

Export metadata

Additional Services

Share in Twitter Search Google Scholar Statistics
Metadaten
Author:Michel Declerq, Martin J. W. Schubert
Document Type:Patent
Language:French
Year of first Publication:1992
Contributing Corporation:Institut National de la Propriété Industrielle, Paris
Release Date:2021/05/27
Patentnummer:92 06030
Land der Patentanmeldung:Frankreich
Jahr der Patentanmeldung:1992
Datum der Patentanmeldung:05.05.1992
Institutes:Fakultät Elektro- und Informationstechnik
Fakultät Elektro- und Informationstechnik / Labor Elektronik
Publication:Externe Publikationen
research focus:Produktion und Systeme