Refine
Year of publication
- 2003 (1)
Document Type
- Report (1)
Language
- German (1)
Has Fulltext
- yes (1)
Diese Veröffentlichung zeigt eine Möglichkeit auf, wie wiederverwendbare VHDL-Module eingesetzt werden können, damit die Implementierungszeit reduziert und die Flächennutzung bei Multipli-kationen und Divisionen mit Konstanten optimiert wird. In einer Untersuchung bezüglich der typischen Eigenschaft, dass durch Vergrößern des Nähe-rungsfehlers bei einer Multiplikation mit einer Konstanten eine Flächenreduktionen erfolgt, wurde die Synthese der genäherten und der exakten Multiplikation exemplarisch auf zwei FPGAs und einem ASIC durchgeführt. Der entwickelte Algorithmus liefert die Aufbauvorschrift für die Näherung der Konstanten, die unmittelbar in eine entsprechende Hardwarerealisierung umgesetzt werden kann. Die Konvergenz dieses Algorithmus wurde mathematisch bewiesen und in der Programmiersprache Perl implementiert. Die Leistungsfähigkeit der automatisch generierten Operationen wurde durch eine regelungstechni-sche Anwendung verdeutlicht. Hierfür wurde ein Stabwagen-System, eine instabile Strecke, mittels eines digitalisierten Reglers ausgeregelt. Anschließend wurde der Regler in VHDL implementiert und mit einer Systemsimulation, die die digitalisierte Strecke sowie die Modelle der AD-/DA-Umsetzer einschließt, simuliert und anschließend am Stab-wagen verifiziert.