TY - RPRT A1 - Meier, Christian A1 - Bäsig, Jürgen A1 - Karl, Hubert T1 - Online generierte VHDL-Module für arithmetische Operationen N2 - Diese Veröffentlichung zeigt eine Möglichkeit auf, wie wiederverwendbare VHDL-Module eingesetzt werden können, damit die Implementierungszeit reduziert und die Flächennutzung bei Multipli-kationen und Divisionen mit Konstanten optimiert wird. In einer Untersuchung bezüglich der typischen Eigenschaft, dass durch Vergrößern des Nähe-rungsfehlers bei einer Multiplikation mit einer Konstanten eine Flächenreduktionen erfolgt, wurde die Synthese der genäherten und der exakten Multiplikation exemplarisch auf zwei FPGAs und einem ASIC durchgeführt. Der entwickelte Algorithmus liefert die Aufbauvorschrift für die Näherung der Konstanten, die unmittelbar in eine entsprechende Hardwarerealisierung umgesetzt werden kann. Die Konvergenz dieses Algorithmus wurde mathematisch bewiesen und in der Programmiersprache Perl implementiert. Die Leistungsfähigkeit der automatisch generierten Operationen wurde durch eine regelungstechni-sche Anwendung verdeutlicht. Hierfür wurde ein Stabwagen-System, eine instabile Strecke, mittels eines digitalisierten Reglers ausgeregelt. Anschließend wurde der Regler in VHDL implementiert und mit einer Systemsimulation, die die digitalisierte Strecke sowie die Modelle der AD-/DA-Umsetzer einschließt, simuliert und anschließend am Stab-wagen verifiziert. T3 - Sonderdruck / Schriftenreihe der Georg-Simon-Ohm-Hochschule, Nürnberg - 19 Y1 - 2003 U6 - http://nbn-resolving.de/urn/resolver.pl?urn:nbn:de:bvb:92-opus4-3629 ER - TY - RPRT A1 - Melnyk, Viktor A1 - Bäsig, Jürgen T1 - Modelling DES Soft-Cores for information protection N2 - This paper discusses the possibilities of IPtechnologies for information protection. An analysis of modern information protection Soft-Cores which support symmetric block ciphers is given. Development perspectives of the Soft-Cores are described. The DES Algorithm and the variations of the architecture of the DES Soft-Core models are considered, their analysis provided and they are compared with some existing DES Soft-Cores on the world market. Two architectures - iterative and pipelined - are identified. Twenty six variations of the DES Soft-Core are proposed and a comparative analysis of their architecture is given. The proposed DES Soft-Cores support all of the discussed functional possibilities. Thus a high performance is achieved, the equipment volume for their realization is lowered and they can be used effectively in a wide spectrum of the application fields. T3 - Sonderdruck / Schriftenreihe der Georg-Simon-Ohm-Hochschule, Nürnberg - 9 KW - Data Encryption Standard Y1 - 2002 U6 - http://nbn-resolving.de/urn/resolver.pl?urn:nbn:de:bvb:92-opus-1140 ER -