@techreport{MeierBaesigKarl2003, author = {Meier, Christian and B{\"a}sig, J{\"u}rgen and Karl, Hubert}, title = {Online generierte VHDL-Module f{\"u}r arithmetische Operationen}, url = {http://nbn-resolving.de/urn:nbn:de:bvb:92-opus4-3629}, pages = {10 S.}, year = {2003}, abstract = {Diese Ver{\"o}ffentlichung zeigt eine M{\"o}glichkeit auf, wie wiederverwendbare VHDL-Module eingesetzt werden k{\"o}nnen, damit die Implementierungszeit reduziert und die Fl{\"a}chennutzung bei Multipli-kationen und Divisionen mit Konstanten optimiert wird. In einer Untersuchung bez{\"u}glich der typischen Eigenschaft, dass durch Vergr{\"o}ßern des N{\"a}he-rungsfehlers bei einer Multiplikation mit einer Konstanten eine Fl{\"a}chenreduktionen erfolgt, wurde die Synthese der gen{\"a}herten und der exakten Multiplikation exemplarisch auf zwei FPGAs und einem ASIC durchgef{\"u}hrt. Der entwickelte Algorithmus liefert die Aufbauvorschrift f{\"u}r die N{\"a}herung der Konstanten, die unmittelbar in eine entsprechende Hardwarerealisierung umgesetzt werden kann. Die Konvergenz dieses Algorithmus wurde mathematisch bewiesen und in der Programmiersprache Perl implementiert. Die Leistungsf{\"a}higkeit der automatisch generierten Operationen wurde durch eine regelungstechni-sche Anwendung verdeutlicht. Hierf{\"u}r wurde ein Stabwagen-System, eine instabile Strecke, mittels eines digitalisierten Reglers ausgeregelt. Anschließend wurde der Regler in VHDL implementiert und mit einer Systemsimulation, die die digitalisierte Strecke sowie die Modelle der AD-/DA-Umsetzer einschließt, simuliert und anschließend am Stab-wagen verifiziert.}, language = {de} } @techreport{MelnykBaesig2002, author = {Melnyk, Viktor and B{\"a}sig, J{\"u}rgen}, title = {Modelling DES Soft-Cores for information protection}, url = {http://nbn-resolving.de/urn:nbn:de:bvb:92-opus-1140}, year = {2002}, abstract = {This paper discusses the possibilities of IPtechnologies for information protection. An analysis of modern information protection Soft-Cores which support symmetric block ciphers is given. Development perspectives of the Soft-Cores are described. The DES Algorithm and the variations of the architecture of the DES Soft-Core models are considered, their analysis provided and they are compared with some existing DES Soft-Cores on the world market. Two architectures - iterative and pipelined - are identified. Twenty six variations of the DES Soft-Core are proposed and a comparative analysis of their architecture is given. The proposed DES Soft-Cores support all of the discussed functional possibilities. Thus a high performance is achieved, the equipment volume for their realization is lowered and they can be used effectively in a wide spectrum of the application fields.}, subject = {Data Encryption Standard}, language = {en} }