TY - BOOK A1 - Mrkor, Kai-Uwe T1 - CPU-Design : Entwurf eines RISC-Prozessors in VHDL KW - VHDL KW - RISC KW - CPU KW - Prozessor KW - Entwurf Y1 - 2018 UR - https://opus4.kobv.de/opus4-fhbrb/frontdoor/index/index/docId/1966 UR - https://nbn-resolving.org/urn:nbn:de:101:1-2013091318370 SN - 978-3-8442-6666-5 PB - epubli GmbH CY - Berlin ER -