A Digital Power Amplifier in 28 nm CMOS for LTE Applications

Language
en
Document Type
Doctoral Thesis
Issue Date
2016-12-19
Issue Year
2016
Authors
Fuhrmann, Jörg
Editor
Publisher
FAU University Press
ISBN
978-3-944057-95-8
Abstract

This book shows the development of a power amplifier for LTE at the edge of planar CMOS technology. It includes theoretical design concepts, simulations and measurements for a power amplifier based on uplink specifications for mobile communication defined by 3GPP. It proofs the basic capability of CMOS technology for a full integration on a SoC. Different power amplifier classes and linearization concepts are summarized and compared. A special focus is given on a selection of published watt-level power amplifiers as well as implemented DPAs. These basic considerations were the foundation for the later implemented designs. A stand-alone linear power amplifier was developed and characterized as a bare bumped die on a PCB. The DPA was integrated into an LTE transceiver what gave the possibility of on-chip verification of the entire system. Die pictures of the linear PA and the DPA show their architectures, which are implemented on-chip in 28nm CMOS technology, from the top metal layer perspective.

Abstract

Dieses Buch zeigt die Entwicklung eines Leistungsverstärkers für LTE an der Grenze der ebenen CMOS-Technologie. Es beinhaltet theoretische Design-Konzepte, Simulationen und Messungen für einen Leistungsverstärker basierend auf den Hochlad-Übertragungs-Spezifikationen für die Mobilfunkkommunikation, definiert von 3GPP. Es zeigt die grundlegende Fähigkeit der CMOS-Technologie für eine volle Integration auf einem kompletten System auf einem einzelnen Chip. Unterschiedliche Leistungsverstärkerklassen und Linearisierungskonzepte werden zusammengefasst und verglichen. Ein besonderes Augenmerk richtet sich dabei auf eine Auswahl von publizierten Watt-Leistung Leistungsverstärkern und implementierten digitalen Leistungsverstärkern. Diese grundlegenden Betrachtungen waren die Grundlage der späteren implementierten Entwürfe. Ein isolierter linearer Leistungsverstärker wurde entwickelt und als Chip ohne Gehäuse auf einer Leiterplatte vermessen. Der digitale Leistungsverstärker wurde auf einem LTE-Sende-Empfänger integriert was die Möglichkeit zur späteren Verifikation des gesamten Systems gab. Die Chip-Fotos des linearen und des digitalen Leistungsverstärkers zeigen deren Architekturen, welche auf einem Chip in 28nm-CMOS-Technologie implementiert wurden, von der Perspektive der obersten Metalllage.

Series
FAU Studien aus der Elektrotechnik
Series Nr.
6
Notes
Parallel erschienen als Druckausgabe bei FAU University Press, ISBN: 978-3-944057-94-1
DOI
Faculties & Collections
Zugehörige ORCIDs