Work Function Engineering for Metal/High-K Dielectric Gate Stacks

Austrittsarbeitskontrolle für Metall/Hoch-E MOS Stapel

Please always quote using this URN: urn:nbn:de:bvb:29-opus-23408
  • Continuous scaling down of semiconductor device dimensions has been key to the semiconductor industry being able to deliver better performing electronics at reduced costs. At the time of writing, CMOS manufacturing technology is at the 32 nm node, which requires an SiO2 gate insulation thickness of less than 1 nm. At such thicknesses, the direct tunneling gate leakage current is extremely high, leading to high power consumption. To overcome this problem, industry consensus has been to replace SiO2 by high permittivity (high-k) dielectrics. Hafnium-based high-k dielectrics are favored for this substitution. The conventional polysilicon gate has also been replaced by a metal gate in order toContinuous scaling down of semiconductor device dimensions has been key to the semiconductor industry being able to deliver better performing electronics at reduced costs. At the time of writing, CMOS manufacturing technology is at the 32 nm node, which requires an SiO2 gate insulation thickness of less than 1 nm. At such thicknesses, the direct tunneling gate leakage current is extremely high, leading to high power consumption. To overcome this problem, industry consensus has been to replace SiO2 by high permittivity (high-k) dielectrics. Hafnium-based high-k dielectrics are favored for this substitution. The conventional polysilicon gate has also been replaced by a metal gate in order to eliminate the parasitic effect of charge depletion at the polysilicon/high-k interface. This novel gate stack is, however, not stable to high temperature (1000°C) anneals used in semiconductor processing. A major difficulty is the change in the transistor threshold voltage after source/drain anneals, which implies a shift of the effective work function (EWF) of the gate electrode. The threshold voltage increases both for NMOS and PMOS devices. In this work, it is shown that by doping metal/high-k transistor gate stacks by ion implantation the EWF can be controlled. This allows the use of a single metal for both PMOS and NMOS devices in a gate-first integration scheme. A fluorine-doped TiN/HfSiOx or TiN/HfO2 gate stack achieves an EWF of about 5.1 eV for PMOS devices. For NMOS devices, lanthanum-doped TiN/HfSiOx gate stacks achieve an EWF of about 4.0 eV.show moreshow less
  • Der Erfolg der Halbleiterindustrie beruht darauf, durch stetige Skalierung des MOS Transistors immer leistungsfähigere Elektronik bei stetig sinkender Preise anbieten zu können. Zurzeit befindet sich die CMOS-Fertigung bei der 32-nm-Technologie, die eine SiO2Gate-Oxiddicke von ungefähr 1 nm für MOS Transitoren verlangt. Bei solchen Oxiddicken führen steigenden Gate-Leckströme zu hohem Energieverbrauch. Solch ein dünnes Oxid ist schlecht isolierend, was zu höhe Leckströme und Energieverbrauch des Transistors führt. Mit abnehmender Oxiddicke steigen Gate-Leckströme und Energieverbrauch der Transistoren an. Der Lösungsansatz der Industrie besteht darin SiO2 durch ein Dielektrikum mit höhererDer Erfolg der Halbleiterindustrie beruht darauf, durch stetige Skalierung des MOS Transistors immer leistungsfähigere Elektronik bei stetig sinkender Preise anbieten zu können. Zurzeit befindet sich die CMOS-Fertigung bei der 32-nm-Technologie, die eine SiO2Gate-Oxiddicke von ungefähr 1 nm für MOS Transitoren verlangt. Bei solchen Oxiddicken führen steigenden Gate-Leckströme zu hohem Energieverbrauch. Solch ein dünnes Oxid ist schlecht isolierend, was zu höhe Leckströme und Energieverbrauch des Transistors führt. Mit abnehmender Oxiddicke steigen Gate-Leckströme und Energieverbrauch der Transistoren an. Der Lösungsansatz der Industrie besteht darin SiO2 durch ein Dielektrikum mit höherer Dielektrizitätskonstante zu ersetzen. Auf Hafnium basierte Dielektrika sind hierfür favorisiert. Dadurch ist ein dickeres Gateoxid und niedriger Leckstrom möglich. Die konventionelle Polysilicium-Gate-Elektrode wird durch Metall ersetzt, um den Verarmungseffekt von Polysilicium an der Grenzfläche Polysilicium/High-K zu vermeiden. Die Einsatzspannung von Metall/High-K Transistoren verändert sich nach dem S/D-Ausheilschritt während der Herstellung: es kommt zu einer Verschiebung der effektiven Austrittsarbeit (EWF-Effective Work Function) des Gate-Metalls. Die Einsatzspannung erhöht sich um 0.2 V für NMOS und -0.6 V für PMOS Bauelemente. In dieser Arbeit wird gezeigt wie sich die effektive Austrittsarbeit des Metall/High-K Stapels mit einem einzigen Metall bei einem Gate-first Herstellungsverfahren, mittels Ionenimplantation einstellen lässt. So lässt sich eine EWF von ungefähr 4,0 eV für NMOS Transistoren mit einem Lanthan-dotierten TiN/HfSiOx (TiN/HfO2) Gate-Stapel einstellen. Für PMOS-Bauelemente, kann die benötigte EWF von 5,1 eV mit einer Fluor-Dotierung erreicht werden.show moreshow less

Download full text files

Export metadata

Additional Services

Share in Twitter Search Google Scholar Statistics
Metadaten
Author:Azinwi Fet
Persistent identifiers - URN:urn:nbn:de:bvb:29-opus-23408
Advisor:Heiner( Ryssel
Document Type:Doctoral Thesis
Language:English
Year of publication:2011
Publishing Institution:Friedrich-Alexander-Universität Erlangen-Nürnberg (FAU)
Granting institution:Friedrich-Alexander-Universität Erlangen-Nürnberg (FAU), Technische Fakultät
Acceptance date of the thesis:2010/11/03
Release Date:2011/02/16
Tag:Hafnium oxide; High-k Dielectrics; Implantation; Microelectronics; Titanium-nitride
SWD-Keyword:Mikroelektronik; Implantation; High-k-Dielektrikum; Titannitrid; Hafnium
Institutes:Technische Fakultät / Technische Fakultät -ohne weitere Spezifikation-
Dewey Decimal Classification:6 Technik, Medizin, angewandte Wissenschaften / 62 Ingenieurwissenschaften / 620 Ingenieurwissenschaften und zugeordnete Tätigkeiten
PACS-Classification:80.00.00 INTERDISCIPLINARY PHYSICS AND RELATED AREAS OF SCIENCE AND TECHNOLOGY / 85.00.00 Electronic and magnetic devices; microelectronics; Vacuum tubes, see 84.47.+w; Microwave tubes, see 84.40.Fe; Phototubes, see 85.60.Ha; Conductors, resistors, and inductors, see 84.32.Ff, Hh / 85.30.-z Semiconductor devices (for photodiodes, phototransistors, and photoresistors, see 85.60.Dw; for laser diodes, see 42.55.Px) / 85.30.De Semiconductor-device characterization, design, and modeling
open_access (DINI-Set):open_access