Circuit Analysis Methodology for Organic Transistors

Language
en
Document Type
Doctoral Thesis
Issue Date
2008-05-28
Issue Year
2008
Authors
Krumm, Jürgen
Editor
Abstract

In this work, a novel computer-aided methodology for the analysis of the performance of organic transistors (OFETs) in logic circuits is described. The basic idea of the concept is to provide an integrated environment which includes data management, modeling of transistors, and the automatic analysis of organic circuits. Existing OFET models as well as procedures and software tools for extracting their model parameters are analyzed. A novel formalism which compares the quality of models is defined using a model quality chart. Furthermore, a novel method of extracting basic model parameters in dependence on the gate-source voltage is detailed. It aids in visualizing which type of model best maps a given transistor. Two transistor models are presented: a table-based model and an analytical model. Procedures for characterizing static and dynamic behavior of basic logic circuits are discussed as well as tools for deriving appropriate performance figures. Novel methods of extracting the robustness of logic gates are presented. Several examples demonstrate the application of the analysis methodology to organic logic circuits and OFET modeling issues, respectively.

Abstract

In dieser Arbeit wird eine neue, Computer-gestützte Methodik zur Performanceanalyse von organischen Transistoren (OFETs) in Logikschaltungen beschrieben. Das Konzept basiert auf der Grundidee, eine integrierte Umgebung für die Datenverwaltung, die Modellierung von Transistoren und die automatische Analyse organischer Schaltungen bereitzustellen. Existierende OFET-Modelle sowie Prozeduren und Software-Werkzeuge zur Extraktion der zugehörigen Modellparameter werden untersucht. Ein neuer Formalismus, um die Qualität einzelner Modelle mit Hilfe einer Qualitätscheckliste zu vergleichen, wird definiert. Ein neues Verfahren zur Extraktion grundlegender Modellparameter in Abhängigkeit von der Gate-Source-Spannung wird beschrieben. Das Verfahren visualisiert, durch welchen Modelltyp ein gegebener Transistor am besten abgebildet werden kann. Zwei Transistormodellewerden vorgestellt: ein Tabellenmodell und ein analytisches Modell. Verfahren und Software-Werkzeuge, um das statische und dynamische Verhalten grundlegender Logikschaltungen zu charakterisieren und zugehörige Kennzahlen zu ermitteln, werden diskutiert. Neue Methoden zur Bestimmung der Gatterrobustheit werden vorgestellt. Mehrere Beispiele zeigen die Anwendung der Analysemethodik bei organischen Logikschaltungen bzw. bei Fragestellungen der OFET-Modellierung.

DOI
Document's Licence
Faculties & Collections
Zugehörige ORCIDs