

Untersuchung und Optimierung robuster und hochlinearer rauscharmer Verstärker in GaN-Technologie

Von der Fakultät MINT - Mathematik, Informatik, Physik,
Elektro- und Informationstechnik
der Brandenburgischen Technischen Universität
Cottbus–Senftenberg
zur Erlangung des akademischen Grades eines
Doktors der Ingenieurwissenschaften
(Dr.-Ing.)

genehmigte Dissertation
vorgelegt von

Dipl.-Ing.
Andreea Cristina Andrei
geboren am 16.02.1980 in Timișoara, Rumänien

Vorsitzender: Prof. Dr.-Ing. Dirk Killat
Gutachter: Prof. Dr.-Ing. Matthias Rudolph
Gutachter: Prof. Dr.-Ing. Wolfgang Heinrich
Tag der mündlichen Prüfung: 11.12.2017

In der Wissenschaft gleichen wir alle nur den Kindern, die am Rande des Wissens hier und da einen Kiesel aufheben, während sich der weite Ozean des Unbekannten vor unseren Augen erstreckt.

Sir Isaac Newton

Danksagung

Diese Arbeit habe ich zwar allein geschrieben, an ihrem Gelingen waren jedoch zahlreiche Kollegen beteiligt, denen ich meinen Dank aussprechen möchte.

Zuerst möchte ich mich bei meinem Doktorvater Herrn Prof. Dr.-Ing. Matthias Rudolph bedanken, der mir die Möglichkeit zur Promotion an der Brandenburgischen Technischen Universität Cottbus-Senftenberg (BTU) gegeben hat. Ich bedanke mich darüber hinaus für seine vielfältigen Anregungen, Diskussionen, Fragestellungen und seine stets aufgeschlossene und freundliche Art, die wesentlich zum Entstehen dieser Arbeit beigetragen haben.

Diese Arbeit entstand während meiner Tätigkeit als Gastwissenschaftlerin am Ferdinand-Braun-Institut, Leibniz-Institut für Höchstfrequenztechnik (FBH) in Berlin. Daher gilt mein herzlicher Dank Herrn Prof. Dr.-Ing. habil. Wolfgang Heinrich, der mir die Arbeit im FBH ermöglicht hat.

Im täglichen Umgang haben mich neben meinem Betreuer auch noch zahlreiche Mitarbeiter der Abteilung Mikrowellentechnik ertragen. Dass sie mich in meiner Arbeit unterstützt haben, ist nicht selbstverständlich und hat mich sehr gefreut.

Herrn Ralf Doerner möchte ich für die Messungen und die vielen Gedankenanstöße bezüglich des Rauschens herzlich danken. Herrn Olof Bengtsson, Ph.D., der mich während der Arbeit stets mit fundierten und intensiven Diskussionen bezüglich der nichtlinearen Messungen unterstützte, sowie für das Einrichten und das gemeinsame Durchführen der Stress-Messungen mit hoher Überlast, möchte ich besonders danken. Steffen Schulz und Jens Schmidt danke ich für die ausgezeichnete Unterstützung im Bereich der Messtechnik. Ebenso danke ich den Herren Dr.-Ing. Frank Schnieder und Peng Luo für die Erstellung der Transistormodelle, Herrn Dr.-Ing. Franz-Josef Schmückle für die EM-Simulationen, Herrn Dr.-Ing. Bernd Janke für die Erstellung und Betreuung der MMIC-Layouts und Herrn Serguei A. Chevtchenko, Ph.D., für die Entwicklung von GaN-HEMTs.

In Anbetracht der Vielzahl an Mitarbeitern des Instituts können hier nicht alle aufgeführt werden. Daher möchte ich nochmals allen nicht namentlich genannten Kollegen für das angenehme Arbeitsklima danken.

Für das Korrekturlesen möchte ich mich bei Antina Schmidt, Reimo Düben und Frank Schnieder bedanken.

Die ganzen Strapazen waren ohne die private Unterstützung von zu Hause nicht zu bewältigen. Mein größter Dank gilt daher meinem Mann, der mich immer unterstützt hat, fachlich durch seine zahlreichen konstruktiven Anregungen sowie persönlich durch seine unermüdliche Fürsorge und moralische Unterstützung. Meinen Söhnen danke ich für die entgegengebrachte Geduld und ihr Verständnis.

Abstract

The next generation of integrated transceivers requires low-noise amplifier as well as power amplifier on a single chip. GaN HEMTs show high breakdown voltages and power handling capabilities, as well as a low noise figure, therefore they are an ideal candidate for RF front-ends.

The thesis analyses highly linear and rugged low-noise amplifiers, which can be integrated on transceivers. First, the GaN HEMT is characterized. The equivalent circuit and the bias point for the optimum noise operation are described, followed by an analysis of the transistor properties during burn-in and pulsed input overdrive. This provides a fundamental understanding for amplifier behaviour during and after input power overdrive.

The main part of the thesis addresses the development and the characterization of rugged low-noise amplifiers. Beyond that a new concept for the ruggedness improvement is developed, measured and characterized. This concept uses a novel interconnection topology between two transistors at the amplifier's input, which enhances the LNA's ruggedness against high input power levels. It could be demonstrated that the LNA can withstand peak input power values higher than +44 dBm using CW signal and +47 dBm with a pulsed signal at the amplifier's input without damage.

Zusammenfassung

Die nächste Generation von integrierten Sende- und Empfangssystemen erfordert sowohl robuste rauscharme Verstärker als auch Leistungsverstärker auf einem einzelnen Chip. Die GaN-HEMT-Technologie hat bisher gezeigt, dass sie durch ihre hohen Durchbruchspannungen, die hohe Elektronenbeweglichkeit und die niedrige Rauschzahl ein guter Kandidat für die Realisierung solcher Systeme ist.

Diese Arbeit beschäftigt sich mit hochlinearen und robusten rauscharmen Verstärkern, welche in Sender-Empfänger-Systeme integriert werden können. Zuerst wird der GaN HEMT charakterisiert. Nachfolgend werden das Ersatzschaltbild und die Auswahl eines geeigneten Arbeitspunktes für rauscharme Anwendungen beschrieben. Die Eigenschaften von Transistoren werden während des Burn-in Prozesses und gepulster Anregung mit hoher Überlast am Eingang analysiert. Damit werden die Grundlagen für das Verständnis des Verhaltens eines Verstärkers während und nach der Übersteuerung am Eingang gelegt.

Der Hauptteil dieser Arbeit zeigt die Entwicklung und die Charakterisierung von robusten rauscharmen Verstärkern. Darüber hinaus wird ein neues Konzept für die Steigerung der Robustheit entwickelt, gemessen und charakterisiert. Das Konzept verwendet eine neuartige Zusammenschaltung zweier Transistoren am Verstärkereingang, wodurch die Spannungsfestigkeit gegenüber hohen Leistungspegeln gesteigert wird. Damit konnten Höchstwerte von +44 dBm mit CW-Anregung und +47 dBm mit gepulster Anregung am Verstärkereingang ohne Beschädigung demonstriert werden.

Liste der Publikationen

- **Cristina Andrei**, Olof Bengtsson, Ralf Doerner, Serguei A. Chevtchenko, Wolfgang Heinrich, Matthias Rudolph, “Highly linear X-band GaN-based low-noise amplifier,” *International Symposium on Signals, Systems, and Electronics (ISSSE)*, 2012, pp. 1–4.
- **Cristina Andrei**, Helmut Kautge, Ralf Doerner, Olof Bengtsson, Serguei A. Chevtchenko, Wolfgang Heinrich, Matthias Rudolph, “Highly Rugged X-Band GaN Low Noise Amplifiers,” *6th Space Agency – MOD Round Table Workshop on Wide Bandgap Semiconductors and Components, ESA-ESTEC*, 2012.
- **Cristina Andrei**, Olof Bengtsson, Ralf Doerner, Serguei A. Chevtchenko, Wolfgang Heinrich, Matthias Rudolph, “Robust stacked GaN-based low-noise amplifier MMIC for receiver applications,” *IEEE MTT-S International Microwave Symposium*, 2015, pp. 1–4.
- **Cristina Andrei**, Olof Bengtsson, Ralf Doerner, Serguei A. Chevtchenko, Wolfgang Heinrich, Matthias Rudolph, “Dynamic behaviour of a Low-Noise Amplifier GaN MMIC under input power overdrive,” *European Microwave Conference (EuMC)*, 2015, pp. 231–234.
- **Cristina Andrei**, Ralf Doerner, Serguei A. Chevtchenko, Wolfgang Heinrich, Matthias Rudolph, “On the Optimization of GaN HEMT Layout for Highly Rugged Low-Noise Amplifier Design,” angenommen für die Veröffentlichung bei *European Microwave Conference (EuMC)*, 2017.
- Matthias Rudolph, **Cristina Andrei**, Ralf Doerner, Serguei A. Chevtchenko, Wolfgang Heinrich, “Noise in GaN HEMTs and Circuits,” angenommen für die Veröffentlichung bei *24th International Conference on Noise and Fluctuations*, 2017.
- Brandenburgische Technische Universität Cottbus-Senftenberg, 2016. “Elektrischer Signalstärker, Schaltkreisanordnung sowie Verfahren zum Verstärken eines elektrischen Signals”. Erfinder: Matthias Rudolph und **Cristina Andreea Andrei**. Anmeldung: 17.11.2016. DE, Patentschrift DE102015107655A1 und USA, Patentschrift US20160336908A1.

Inhaltsverzeichnis

1	Einleitung	1
1.1	Entwicklung der Kommunikationstechnik	1
1.2	GaN Technologie	3
1.3	GaN Sende-Empfänger	6
1.4	Aufbau der Arbeit	8
2	Rauscharme Verstärker	11
2.1	Rauschen in Systemen	11
2.1.1	Lineare Zweitordsysteme	11
2.1.2	Kaskadierte Systeme	15
2.2	Linearität	16
2.2.1	Einton Anregung	16
2.2.2	Zweiton Anregung	18
2.3	Grundlagen des LNA Designs	20
2.3.1	Arbeitspunkt und Bias-Schaltung	20
2.3.2	Stabilität	21
2.4	Sende- und Empfangssysteme	24
2.4.1	Linearität	24
2.4.2	Robustheit	25
2.4.3	Erholungszeit	28
3	GaN HEMT	31
3.1	FBH Technologie	32
3.2	GaN FBH Transistoren	33
3.2.1	Ersatzschaltbild	33
3.2.2	Arbeitspunkt	36

3.2.3	Der Ausfallmechanismus eines GaN HEMTs	38
3.2.4	Der Burn-in Prozess eines Transistors	41
3.2.5	Erholungszeit nach gepulsten Messungen	46
4	Optimierung von GaN LNAs	49
4.1	Hoch linearer LNA für X-Band Anwendungen	50
4.1.1	Schaltungsdesign	50
4.1.2	Messungen	52
4.2	Minimierung der Rauschzahl	56
4.2.1	Transformator-LNA	56
4.2.2	Transistorlayout	61
4.3	Robuster LNA (LNA5A)	67
4.3.1	Messergebnisse	73
4.4	Optimierung hoch robuster LNA	80
4.4.1	Redesign stacked LNA (LNA5B)	80
4.4.2	Entwurf stacked LNA (LNA4A)	85
4.4.3	Charakterisierung von stacked LNAs mit gepulster Überlast	90
5	Aufbau und Messung von Verstärkermodulen	97
5.1	Chipaufbau gestackter LNA	97
5.1.1	Flanschbau	98
5.1.2	Kupferträger und Gesamtaufbau von Test-Fixture	100
5.2	Das Messsystem	100
6	Zusammenfassung und Ausblick	105
6.1	Zusammenfassung	105
6.2	Ausblick	107
A	Abkürzungen und Symbole	109
B	Messergebnisse des Burn-in Prozesses	111
C	Ergebnisse der Überlast-Messungen LNA4A	113
D	Messplatz für die gepulsten Messungen	117

Kapitel 1

Einleitung

1.1 Entwicklung der Kommunikationstechnik

Der Wunsch, Nachrichten oder Meldungen schnell über große Entfernungen zu übertragen, ist so alt wie die Menschheit. Der Durchbruch der Nachrichtenübertragung kam jedoch mit der Entdeckung und der Erforschung der Elektrizität Mitte des 19. Jahrhunderts. Die damalige Nachrichtentechnik machte sich die Tatsache zu Nutze, dass sich elektrische Ladungen über Metalldrähte ausbreiten können. Das führte zu Erfindungen wie der Telegraphie und die Telefonie.

Im Jahre 1874 hatte der Physiker Ferdinand Braun den Gleichrichtereffekt am Übergang einer feinen Metallspitze zu einem Nichtmetallkristall entdeckt. Zwischen den Jahren 1886 bis 1891 konnte der Physiker Heinrich Hertz mittels unterschiedlicher Experimente die Existenz elektromagnetischer Wellen beweisen und diese charakterisieren. Guglielmo Marconi war der erste, der die Erfindungen von Braun und Hertz praktisch nutzte. Die erste transatlantische Funkübertragung fand im Dezember 1901 statt.

Ab Mitte des 20. Jahrhunderts erfuhr die Halbleitertechnik eine rasante Entwicklung. J. E. Lilienfeld beschreibt das Prinzip des Feldeffekttransistors, welches er 1925 patentieren lässt [1]. Die Recherchen von Lilienfeld wurden von den Wissenschaftlern der Bell Labs in den USA aufgegriffen und weiter entwickelt, was zur Erfindung des bipolaren Transistors im Jahr 1948 durch Bardeen, Brattain and Shockley führte. Jack Kilby von Texas Instruments und Robert Noyce von Fairchild Camera and Instruments entwickelten den ersten integrierten Schaltkreis, 1958 und 1959. Diese Erfindung stellt einen Meilenstein

in der Entwicklung von kompakten Geräten dar. Die Integration verschiedener Bauelemente auf einem Substrat wird nun für verschiedene Hersteller interessant. So kamen in 1970/71 nahezu gleichzeitig die ersten Mikroprozessoren auf dem Markt: der Intel 4004 und der Texas Instruments TMS 1000. Der Mikroprozessor 4004 beinhaltet schon 2300 Transistoren. In den folgenden Jahren steigt die Anzahl der integrierten Bauelemente pro Fläche stetig und somit erreichen die aktuellen Mikroprozessoren eine Anzahl von mehr als 1,5 Milliarden Komponenten.

Parallel zu den Halbleitererfindungen entwickelte sich auch die Funktechnik sehr schnell. Von der ersten kommerziellen Transatlantik-Telegrafie im Jahr 1907 dauerte es nicht mehr lange, bis auch im deutschen Raum die ersten drahtlosen Übertragungen gemeldet wurden. In 1923 startete der erste Radiosender, 1926 gab es auf der Eisenbahnstrecke Hamburg-Berlin einen Zugfunk, 1935 gab es bereits das erste Autotelefon, welches mehr als 16 kg schwer war und nur im Kofferraum eines Wagens Platz fand, wie in der Abbildung 1.1 dargestellt.




Abbildung 1.1: Das erste Autotelefon [2].

1958 startete das erste landesweite öffentliche Mobilfunknetz in Deutschland, das A-Netz. 1972 wurde das B-Netz in Deutschland, Österreich, den Niederlanden und Luxemburg eingeführt, und 1986 kam das C-Netz. In den 80er Jahren entstanden in Europa sehr viele zueinander inkompatible Mobilfunksysteme, was in folgenden Jahren zur Entwicklung eines globalen digitalen Mobilfunknetzes führte. So entstand 1990 das Global System for Mobile Communications (GSM), der erste digitale Standard im Mobilfunk. Im Jahr 2000

startet die 3. Generation der Mobilfunknetzwerke, UMTS (Universal Mobile Telecommunications System Standard), welches höhere Übertragungsraten ermöglichte. Der Wunsch, immer mehr Daten übertragen zu können, führte zu weiteren Entwicklungen der Mobilfunksysteme. Im Jahr 2010 startete die 4. Generation: LTE (Long Term Evolution). Damit war es möglich, Daten mit einer Übertragungsgeschwindigkeit von bis zu 150 MBit/s zu übertragen. Ab 2014 gibt es eine Erweiterung von LTE, LTE-Advanced, welche Datenraten von 1 GBit/s (1000 MBit/s) erreichen kann. Der Wunsch „es geht noch schneller und noch besser“ führt zu weiteren Entwicklungen der Mobilfunksysteme. Es gibt viele Mobilfunkunternehmen und Netzausrüster, die aktuell an der 5. Mobilfunkgeneration, kurz 5G, arbeiten und den neuen Standard bis 2020 starten wollen.

Die Kommunikationstechnik ist sehr vielfältig geworden, wie aus der kurz zusammengefassten Geschichte zu entnehmen ist. Die Nutzung der verschiedenartigen Leistungen, wie Ton- und Bildübertragung, SMS, MMS, Streaming kann nur über umfangreiche Systeme abgewickelt werden. Parallel dazu müssen die Netzbetreiber auch die älteren Mobilfunkstandards noch bedienen, da die Entwicklung der Kommunikationstechnik in vielen Teilen der Welt unterschiedlich verläuft. Das führt zu einer ständigen Nachfrage an Basisstationen und zu einer kontinuierlichen Entwicklung der Infrastruktur.

1.2 GaN Technologie

Die Erfindung des ersten Transistors basierend auf Germanium Substrat war der Grundstein für die Entwicklung von elektronischen Geräten. In den 60er Jahren ersetzte Silizium das Germanium in den meisten Anwendungen, weil Silizium stabilere thermische Eigenschaften aufweist. Die Entwicklung der Transistoren führte zu neuen Bauelement-Varianten, welche spezifisch nach der Art der Anwendungen eingesetzt wurden. In den tieferen Frequenzbereichen wurden MOSFETs (eng. Metal-Oxide-Semiconductor Field-Effect Transistor) verwendet, für die digitalen Schaltungen wiederum wurde CMOS (eng. Complementary Metal-Oxide-Semiconductor) dominant, und für die Anwendungen in den Frequenzbereichen von bis zu 3 GHz setzten sich die bipolaren-Silizium Transistoren durch. Aufgrund der niedrigen Elektronenbeweglichkeit war es

zunächst schwierig, Silizium in Anwendungen für hohe Frequenzen einzusetzen. Eine Lösung für diese Frequenzen wurde mit GaAs (Gallium Arsenide) gefunden. Die GaAs Technologie wurde in den Anfangszeiten, aufgrund der hohen Herstellungskosten, nur im militärischen Bereich und dortigen Anwendungen eingesetzt. So wurde in 1979 der erste GaAs HEMT (High Electron Mobility Transistor) präsentiert [3]. Die GaAs Technologie eroberte in den 90er Jahren auch den Markt für die kommerziellen Anwendungen. Heutzutage ist diese Technologie kostengünstig und füllt die Anwendungsbereiche von schnellen integrierten Schaltungen bis hin zu diskreten Mikrowellen-Leistungsanwendungen. InP (Indium Phosphide) ist ein anderes Halbleitermaterial, welches erfolgreich für Anwendungen bei Frequenzen von bis zu 300 GHz eingesetzt wird. GaAs und InP gehören zu den sogenannten Verbindungshalbleitern (III–V), weil diese als Zusammensetzung von zwei Materialien der dritten und der fünften Gruppe im periodischen System der Elemente hergestellt werden. GaN (Gallium Nitride) ist ein neues Material, das der III–V Gruppe angehört. Es zeichnet sich durch seine hohe Bandlücke aus und hat das Potential, das wichtigste Material nach Silizium in der Halbleitertechnologie zu werden.

GaN wurde zum ersten Mal 1930 synthetisiert und in 1969 als Schicht aufgewachsen [4]. Ein weiterer Meilenstein in der Entwicklung der GaN–Technologie gelang 1971 mit dem Aufwachsen von GaN mittels MOCVD (Metal Organic Chemical Vapor Deposition). Zwischen den Jahren 1990 und 2000 erreichte die Forschung an GaN HEMTs einen weiteren Höhenpunkt mit dem reproduzierbaren Aufwachsen auf hochqualitativen 4H-SiC Substrat[5]. Die Fortschritte in der GaN/AlGaN Technologie wurden durch gezielte Forschungen zur Verbesserung der Materialqualität der epitaktischen Schichten, der Auswahl von verbesserten Materialsubstraten und der Entwicklung der Prozesstechnologie vorangetrieben. Im Jahre 2005 kam der erste kommerzielle AlGaN/GaN HEMT auf dem Markt. Die Forschungen der letzten Jahrzehnte haben gezeigt, dass GaN die hohen Anforderungen an die zukünftige Mobilfunkgeneration und an Radarsysteme erfüllen kann. Der große Bedarf an leistungsfähigen Mikrowellentransistoren hat dazu beigetragen, dass einige kommerzielle Anbieter heutzutage GaN HEMTs mit hervorragenden Eigenschaften auf den Markt bringen.

Die Materialeigenschaften von GaN haben wesentliche Vorteile im Vergleich zu anderen kommerziellen Halbleitern. GaN zeichnet sich durch eine große Band-

lücke aus. Das ermöglicht höhere Betriebsspannungen und -ströme, ohne dass es zum Felddurchbruch kommt. Die erzielten hohen Leistungsdichten machen es möglich, die Abmaße des Transistors für eine gegebene Ausgangsleistung zu reduzieren. Die hohe Spannungsfestigkeit von GaN HEMTs macht es möglich, hohe Ausgangsleistungen mit einer hohen Ausgangsimpedanz zu erreichen, welche die Ausgangsanpassung wiederum vereinfacht. Diese Eigenschaft macht den GaN HEMT zum guten Kandidaten für die Realisierung von Leistungsverstärkern mit hohen Wirkungsgraden. Durch die reduzierte Transistorgröße werden auch geringere Verluste als mit Silizium-Bauelementen erreicht und bringen GaN in Vorteil bei der Realisierung von Schaltkreisen, bei denen hohe Schaltgeschwindigkeiten erforderlich sind. Die thermische Leitfähigkeit von GaN ist ungefähr vergleichbar mit der von Si (Silizium) und ungefähr dreimal größer als von GaAs. GaN aufgewachsen auf einem SiC-Substrat weist zusätzlich einen geringeren thermischen Widerstand als Si Komponenten auf. Diese Eigenschaft wirkt sich positiv auf die Abführung der Verlustleistung aus und ermöglicht eine höhere Lebensdauer und Zuverlässigkeit der GaN Bauelemente.

Tabelle 1.1: Materialeigenschaften von Halbleitern

Materialeigenschaften	Si	GaAs	4H-SiC	GaN
Bandlücke (eV)	1,1	1,4	3,2	3,4
Sättigungsgeschwindigkeit (cm ⁷ /s)	1	1,3	2	2,7
Durchbruchspannung (MV/cm)	0,3	0,4	2,0	3,3
Thermische Leitfähigkeit (W/cmK)	1,5	0,5	4,5	1,3
JFOM ¹ im Vergleich zu Si	1	1,7	20	27

In der Tabelle 1.1 sind die Materialeigenschaften der wichtigsten Halbleitern, welchen in der Hochfrequenz-Anwendungen verwendet werden. GaN hat eine Sättigungsgeschwindigkeit, die zweimal höher ist als die von Si oder GaAs, und eine Durchbruchspannung, welche zehnmal und 7,5-mal besser ist als diejenigen von Si und GaAs. Zusätzlich, der Johnson Bewertungsfaktor (eng. Johnson's figure of merit) JFOM von GaN, ist 27-mal höher als jener von

¹Durch den Johnson Bewertungsfaktor werden Halbleitermaterialien im Hinblick auf Hochfrequenztransistoren verglichen.

Si und 15-mal höher als jener von GaAs. Der JFOM ist das Produkt aus der Sättigungsgeschwindigkeit und der Durchbruchspannung und stellt den Bezugswert für die Leistungsmerkmale von Bauelementen bei hohen Frequenzen dar.

1.3 GaN Sende-Empfänger

Aufkommende kommerzielle und militärische Kommunikationssysteme schaffen einen großen Bedarf an MMIC (eng. Monolithic Microwave Integrated Circuit) und Komplettlösungen für Sende-Empfänger Schaltkreise. Auf dem Markt gibt es einen erhöhten Bedarf an kleinen, leichten und kostengünstigen Mikrowellen-Komponenten verbunden mit der Forderung nach höherer Funktionalität. Sende- und Empfängermodule sind die wichtigsten Bauteile eines Sende-Empfängersystems.

Die Mobilfunksysteme, hier vor allen die Basisstationen, sowie die Radarsysteme können von der GaN-Technologie profitieren. Die vergleichbare Ausgangsleistung mit hohem Wirkungsgrad und die gute Linearität sind zwei der wichtigen Merkmale eines GaN-Bauteils.

Die Sende-Empfänger-Systeme für Radarapplikationen brauchen sowohl hohe Ausgangsleistungen als auch robuste und rauscharme Verstärker. Dabei soll möglichst zeitnah gesendet und empfangen werden. Für Empfänger war es bisher notwendig, Schutzelemente, wie Filter oder PIN-Dioden, vorzusehen.

Die GaN HEMT Kennzahlen öffnen neue Anwendungsmöglichkeiten in dem Design von Radar- sowie von Sende-Empfänger-Systemen. Diese Systeme können komplett aus GaN in monolithisch integrierten Schaltungen, den sogenannten MMIC, hergestellt werden und die verfügbaren Lösungen in GaAs Technologie ablösen und übertreffen. Ein typischer GaAs Empfänger hat zwischen der Antenne und dem LNA (Low Noise Amplifier) ein Filter hoher Güte vorgeschaltet. Dieses Filter verschlechtert die Rauscheigenschaften des gesamten Systems, da es durch seine Einfügedämpfung selbst typisch 1 dB Verluste in einem System verursacht [6]. GaAs LNA haben ein sehr niedriges Rauschmaß von typisch 0,6 dB bei 10 GHz, wie in [7] gezeigt wurde. Der LNA TQP3M9037 der Firma Triquint erreicht sogar ein Rauschmaß besser 0,4 dB bei 1,9 GHz. Im Vergleich zu GaN LNA werden GaAs LNAs bei Leistungen größer 0,1 W am

Eingang zerstört. GaN LNA können mehr als 20 W am Eingang aushalten, wie in [8] demonstriert wurde.

Traditionell werden GaAs Sende-Empfangssysteme aus mehreren einzelnen Komponenten, wie HPA (High Power Amplifier), Filter, LNA und Zirkulator oder Schalter entwickelt, wie in Abbildung 1.2 dargestellt. Die Produktions- und die Aufbaukosten sind in diesen Fall viel höher als für Single-Chip Lösungen. Dies lässt eine Entwicklung mit der aktuell noch kostenintensiven GaN-MMIC-Technologie sinnvoll erscheinen.




Abbildung 1.2: (a) Traditionelles Multi-Chip GaAs Sende-Empfängersystem und (b) Single-Chip GaN Sende-Empfängersystem.

Ein Single-Chip GaN Sende-Empfänger mit einer Ausgangsleistung von +43 dBm und einem Rauschmaß von 1,5 dB in der X-Band wurde in [9] präsentiert.

Die Robustheit, niedrige Systemrauschzahlen zusammen mit exzellenten Ausgangseigenschaften machen GaN HEMT zu einem starken Konkurrenten für MMIC Sende-Empfänger-Systeme mit GaAs Aufbautechnik.

Am Ferdinand-Braun-Institut (FBH) werden leistungsfähige HEMTs und MMICs basierend auf der GaN-Technologie entwickelt. In Anbetracht der modernen Mobilfunksysteme ist es sehr wichtig, die Verstärkerschaltungen anwendungsspezifisch zu charakterisieren. Der Gegenstand dieser Arbeit ist die Untersuchung und die Optimierung rauscharmer und robuster Verstärker in GaN-Technologie. Diese Arbeit umfasst folgende Aspekte:

- Charakterisierung von GaN HEMTs in Bezug auf minimale Rauschzahlen und hohe Robustheit
- Design und Entwicklung hoch robuster LNAs

- Charakterisierung der entwickelten LNAs

1.4 Aufbau der Arbeit

Die Arbeit ist in sechs Kapitel aufgeteilt und in drei Hauptteile gliedert. Der erste Teil ist eine Einführung, welche einige typische Eigenschaften von Empfängersystemen, des GaN HEMTs und des LNAs beschreibt. Der zweite Teil und der Hauptteil beschäftigt sich mit der systematischen Analyse und der Charakterisierung rauscharmer Verstärker in Form von Robustheit und Linearität. Der letzte Teil zeigt die Messungen und die Eigenschaften der entwickelten GaN LNAs. Im Folgenden ist die Aufteilung der Arbeit in Kapitel gegeben.

Kapitel 1, *Einleitung*, beginnt mit der Motivation zu dieser Arbeit einher mit einigen generellen Informationen für das Verständnis der Notwendigkeit dieser Arbeit. Die Entwicklung der Kommunikationstechnik ist präsentiert und eine begleitende Übersicht über die verschiedenen Halbleitertechnologien wird gegeben.

Kapitel 2, *Rauscharme Verstärker*, beschreibt die Grundlagen eines rauscharmen Verstärkers, von der Rauschzahl in linearen Systemen bis zu den Anforderungen an hoch lineare und hoch robuste Sende-Empfänger-Systeme.

Kapitel 3, *GaN HEMT*, ist dem Transistor mit hoher Elektronenbeweglichkeit gewidmet. Zuerst wird die Funktionsweise dieser Transistoren erklärt und der FBH HEMT in seinem Aufbau gezeigt. Das FBH hat seine eigene Prozesslinie zur Herstellung von GaN HEMTs und GaN MMICs. Anschließend wird in diesem Kapitel die Optimierung des FBH Transistors für rauscharme Anwendungen gezeigt.

In dem **Kapitel 4**, *Optimierung von GaN LNAs*, werden MMIC LNAs, die während dieser Arbeit entstanden sind, beschrieben und charakterisiert. Zuerst wird ein LNA-Entwurf präsentiert, welcher als Startpunkt für die Entwicklung der LNAs dient. Dabei wurden die Linearität und die Rauschzahl untersucht. Die gewonnenen Erkenntnisse wurden weiterhin verfolgt, um die Rauschzahl zu optimieren. Es entstand somit die Idee eines Transformator-LNAs. Auch das Layout des HEMTs wurde optimiert, um die Rauschzahl zu senken. Schließlich

werden hoch robuste LNAs mit einem neuen Stacked-Konzept zum Selbstschutz gegen hohe Übersteuerungs-Leistungen am Eingang demonstriert.

Kapitel 5, *Aufbau und Messung von Verstärkermodulen*, beschäftigt sich mit dem Aufbau von Verstärkermodulen. Um die LNA-Chips mit hohen Eingangsleistungen messen zu können, wurden die einzelnen MMIC-Chips in einem hybriden $50\ \Omega$ Test-Fixture eingebaut. Dabei ist das MMIC mittels Bonddrähten mit einer $50\ \Omega$ -Mikrostreifenleitung Platine verbunden worden, welche wiederum an $50\ \Omega$ Koaxial-Anschlüssen angeschlossen ist. Anschließend werden die gebauten Messplätze gezeigt.

Die Arbeit schließt mit der Zusammenfassung und einem Ausblick auf die Nutzung der Erkenntnisse und weiteren Untersuchungen im **Kapitel 6**, *Zusammenfassung und Ausblick*.

Kapitel 2

Rauscharme Verstärker

Beim Empfang von Mobilfunksignalen stellen die stark unterschiedlichen Leistungspegel der benachbarten Frequenzbänder ein großes Problem dar. Das eigentliche Nutzsignal ist in der Regel von sehr geringer Amplitude. Darum werden rauscharme Verstärker (LNA) als erstes Element in einem Empfängersystem eingesetzt. Die LNAs müssen die empfangenen schwachen Signale für die weitere Signalverarbeitung möglichst hoch verstärken und das Signal-Rausch-Verhältnis (SNR) wenig verschlechtern, um die nachfolgenden Stufen nicht durch Eigenrauschen unbrauchbar zu machen.

Dieses Kapitel wird einen Überblick über die wichtigsten Eigenschaften eines rauscharmen Verstärkers verschaffen.

2.1 Rauschen in Systemen

2.1.1 Lineare Zweitorsysteme

Die grundlegende Definition der Rauschzahl entstand 1940, als Harald Friis [10] festlegte, dass die Rauschzahl als Verhältnis zwischen dem Signal-Rausch-Verhältnis (SNR) am Eingang und dem Signal-Rausch-Verhältnis am Ausgang eines Zweitors berechnet werden kann:

$$F = \frac{SNR_{\text{ein}}}{SNR_{\text{aus}}} = \frac{S_{\text{ein}}}{N_{\text{ein}}} / \frac{G \cdot S_{\text{ein}}}{N_{\text{zus}} + G \cdot N_{\text{ein}}} \quad (2.1)$$

und

$$F = \frac{G \cdot N_{\text{ein}} + N_{\text{zus}}}{G \cdot N_{\text{ein}}} = \frac{\text{Ausgangsrauschleistung des rauschenden Zweitors}}{\text{Ausgangsrauschleistung des rauschfreien Zweitors}} \quad (2.2)$$

mit

G die Verstärkung des Zweitors

N_{ein} die Rauschleistung am Eingang des Zweitors

N_{zus} die zusätzliche Rauschleistung, welche von dem Zweitor selbst erzeugt wird

Für ein rauschfreies Zweitor ist das Signal-Rausch-Verhältnis am Eingang gleich groß mit dem Signal-Rausch-Verhältnis am Ausgang. Die Rauschzahl F ist ein Maß für die Verschlechterung des Signal-Rausch-Verhältnisses.

Das Rauschmaß ist die Rauschzahl in Dezibel (dB) ausgedrückt:

$$F(\text{dB}) = 10 \cdot \log F \quad (2.3)$$

Für die Bestimmung der Rauschzahl ist es häufig zweckmäßig, alle vorhandenen Rauschquellen des Zweitors in Strom- oder Spannungsquelle am Eingang umzuformen wie in der Abbildung 2.1 gezeigt.




Abbildung 2.1: Ersatzschaltbild eines rauschfreien Zweitors.

Die Admittanz Y_s beschreibt den Innenwiderstand der Quelle, und der Strom i_s ist der Rauschstrom, welcher durch Y_s erzeugt wird. Die Rauschquelle u_n und i_n beschreiben alle Rauschstrom- bzw. Rauschspannungsquellen der Zweitors, sodass dieses als rauschfrei betrachtet werden kann.

Das Signal-Rausch-Verhältnis am Eingang des Zweitors wird durch die Quelle bestimmt:

$$SNR_{\text{ein}} = \frac{P_{\text{sig}}}{P_{\text{rQ}}} = \frac{P_{\text{Sig}}}{4kT_0 \text{Re}\{Y_s\} \Delta f} \quad (2.4)$$

mit Signalleistung P_{sig} und P_{rQ} als Rauschleistung der Quelle.

Am Ausgang berechnet sich das Signal-Rausch-Verhältnis wie folgt:

$$SNR_{\text{aus}} = \frac{G_Z \cdot P_{\text{sig}}}{G_Z \cdot P_{\text{rQ}} + G_Z \cdot P_{\text{rZ}}} = \frac{P_{\text{Sig}}}{4kT_0 \text{Re}\{Y_S\} \Delta f + \overline{|i_n + Y_S \cdot u_n|^2}} \quad (2.5)$$

mit Zweitorverstärkung G_Z und Rauschleistung des Zweitors P_{rZ} .

Werden die letzten beiden Gleichungen in (2.1) eingesetzt, ergibt sich folgende Rauschzahl:

$$F = 1 + \frac{\overline{|i_n + Y_S \cdot u_n|^2}}{4kT_0 G_S \Delta f} \quad (2.6)$$

Es ist zu erkennen, dass die Rauschzahl unabhängig von der Verstärkung und der Signalleistung ist. Neben dem Eigenrauschen des Zweitors spielt die vorhandene Quellkonduktanz am Eingang des Zweitors G_S eine entscheidende Rolle für die Rauschzahl.

Bei der Herleitung der Rauschzahl wird berücksichtigt, dass ein Teil der Stromquelle i_n von der Spannungsquelle u_n abhängig (korreliert) ist. Wird der obere Ausdruck aus (2.6) ausmultipliziert, dann ergibt sich:

$$\begin{aligned} \overline{|i_n + Y_S \cdot u_n|^2} &= \overline{(i_n + Y_S \cdot u_n) \cdot (i_n + Y_S \cdot u_n)^*} \\ &= \overline{|i_n|^2} + |Y_S|^2 \cdot \overline{|u_n|^2} + Y_S^* \overline{u_n^* i_n} + Y_S \overline{u_n i_n^*} \end{aligned} \quad (2.7)$$

Der äquivalente effektive Rauschstrom $\overline{i_n}$ des Zweitors lässt sich in eine korrelierte Komponente i_{ncor} und eine unkorrelierte Komponente i_{nu} aufteilen.

$$\overline{i_n} = \overline{i_{\text{ncor}}} + \overline{i_{\text{nu}}} \quad (2.8)$$

Die korrelierte Komponente i_{ncor} kann über eine Korrelationsradmittanz Y_{cor} über die äquivalente effektive Rauschspannung ausgedrückt werden:

$$\overline{i_{\text{ncor}}} = Y_{\text{cor}} \cdot \overline{u_n} \quad (2.9)$$

Das lässt die Kreuzkorrelation wie folgt berechnen:

$$\begin{aligned} \overline{u_n^* i_n} &= \overline{u_n^* (Y_{\text{cor}} \cdot u_n + i_{\text{nu}})} \\ &= Y_{\text{cor}} \overline{|u_n|^2} \end{aligned} \quad (2.10)$$

$$\overline{u_n i_n^*} = Y_{\text{cor}}^* \overline{|u_n|^2} \quad (2.11)$$

Werden nun die letzten Gleichungen in (2.6) eingefügt, so wird die Rauschzahl folgende Form bekommen:

$$\begin{aligned} F &= 1 + \frac{\overline{|i_{\text{nu}}|^2} + \overline{|u_n|^2} \cdot (|Y_{\text{S}}|^2 + |Y_{\text{cor}}|^2 + Y_{\text{S}} Y_{\text{cor}}^* + Y_{\text{S}}^* Y_{\text{cor}})}{4kT_0 G_{\text{S}} \Delta f} \\ &= 1 + \frac{\overline{|i_{\text{nu}}|^2} + \overline{|u_n|^2} \cdot |Y_{\text{S}} + Y_{\text{cor}}|^2}{4kT_0 G_{\text{S}} \Delta f} \end{aligned} \quad (2.12)$$

Der unkorrelierte Rauschstrom und die unkorrelierte Rauschspannung können auch nachfolgend umformuliert werden:

$$\begin{aligned} \overline{|i_{\text{nu}}|^2} &= 4kT_0 G_{\text{u}} \Delta f \\ \overline{|u_n|^2} &= 4kT_0 R_{\text{n}} \Delta f \end{aligned} \quad (2.13)$$

Die Rauschzahl lässt sich mit den letzten Umformulierungen so ausdrücken:

$$F = 1 + \frac{G_{\text{u}} + R_{\text{n}} \cdot |Y_{\text{cor}} + Y_{\text{S}}|^2}{G_{\text{S}}} \quad (2.14)$$

Das Rauschverhalten eines Zweitores ist von G_{u} , R_{n} , Y_{cor} und dem Quellleitwert G_{S} abhängig. Das Rauschminimum kann für eine optimale Quelladmitanz für minimales Rauschen, Y_{opt} errechnet werden. Unter der Bedingung $Y_{\text{S}} = Y_{\text{opt}}$ wird das Eigenrauschen des Zweitores minimal mit $F = F_{\text{min}}$. Die Rauschzahl kann unter diesen Bedingungen umformuliert werden:

$$F = F_{\text{min}} + \frac{R_{\text{n}}}{G_{\text{S}}} \cdot |Y_{\text{S}} - Y_{\text{opt}}|^2 \quad (2.15)$$

Die Gleichung (2.15) zeigt, dass die Rauschzahl eines Zweitores anhand von drei Parametern charakterisiert werden kann:

- die minimal erreichbare Rauschzahl F_{min}
- der äquivalente Rauschwiderstand R_{n} und
- die komplexe optimale Quelladmitanz für Rauschanpassung Y_{opt}

Weiterhin ist es möglich, die Rauschzahl über die im linearen Zweitor zusätzlich erzeugte Rauschleistung N_{zus} zu beschreiben. Die am Ausgang erzeugte Rauschleistung N_2 setzt sich zusammen aus der verstärkten eingangsseitig zugeführten Rauschleistung und der im Zweitor erzeugten Rauschleistung N_{zus} :

$$N_2 = G \cdot N_1 + N_{\text{zus}} \quad (2.16)$$

Die Rauschzahl des linearen Zweitores kann wie folgt dargestellt werden:

$$F = \frac{N_2}{GN_1} = 1 + \frac{N_{\text{zus}}}{GN_1} \quad (2.17)$$

mit der zusätzlich eingebrachten Rauschzahl des Zweitores N_{zus}

$$N_{\text{zus}} = GN_1(F - 1) \quad (2.18)$$

2.1.2 Kaskadierte Systeme

Zur Charakterisierung der Kettenrauschzahl betrachte man eine kaskadierte Schaltung aus zwei rauschenden Zweitoren. Die Zweitore sind durch ihre Verstärkungen G_1 und G_2 und durch ihre Rauschzahlen F_1 und F_2 beschrieben.




Abbildung 2.2: Kaskadierung rauschender Zweitore.

Angenommen, dass alle Tore angepasst sind, dann können die Rauschleistungen der jeweiligen Stufen N_2 und N_3 wie folgt berechnet werden:

$$N_1 = kT\Delta f \quad (2.19)$$

$$N_2 = G_1 N_1 + (F_1 - 1)G_1 kT\Delta f = G_1 N_1 + (F_1 - 1)G_1 N_1 \quad (2.20)$$

$$N_3 = G_2 N_2 + (F_2 - 1)G_2 kT\Delta f = G_2 N_2 + (F_2 - 1)G_2 N_1 \quad (2.21)$$

Eingefügt in (2.17) wird die Rauschzahl eines linearen Zweitores

$$F_{12} = \frac{N_3}{G_1 G_2 N_1} = 1 + F_1 - 1 + \frac{F_2 - 1}{G_1} = F_1 + \frac{F_2 - 1}{G_1} \quad (2.22)$$

Werden mehrere Zweitore als eine Kaskade in Reihe geschaltet lässt sich die Rauschzahl F_n einer Kaskade mit n Zweitoren verallgemeinern zu:

$$F_n = F_1 + \frac{F_2 - 1}{G_1} + \frac{F_3 - 1}{G_1 G_2} + \dots + \frac{F_{n-1}}{G_1 G_2 G_3 \dots G_{n-1}} \quad (2.23)$$

Diese erweiterte Form der Rauschzahl wird auch als Friis-Formel bezeichnet.

Die gesamte Rauschzahl des Zweitores F_n wird im Wesentlichen durch die Rauschzahl F_1 der ersten Stufe bestimmt. Bei ausreichend hoher Verstärkung G_1 und moderaten Rauschzahlen der nachfolgenden Stufen spielen diese Stufen eine untergeordnete Rolle.

2.2 Linearität

In Kommunikationssystemen addieren sich zu dem Nutzsignal oft unerwünschte Signale, welche durch zufälliges Rauschen und Nichtlinearitäten verursacht werden. Um eine störungsfreie Übertragung von Signalen zu realisieren, müssen die nichtlinearen Komponenten im Signal charakterisiert werden.

Die Nichtlinearitäten können von verschiedenen Komponenten, meistens aktive Komponenten, eines Kommunikationssystems verursacht werden, wie z.B. von Verstärkern, Mischern, Digital-Analog-Umsetzern. Das verstärkende Element ist der Motor eines Kommunikationssystems. Die Verstärker können schwache bis sehr starke Nichtlinearitäten verursachen.

Mit Hilfe einer Taylorreihe lassen sich charakteristische nichtlineare Größen eines Verstärkers, wie der Kompressionspunkt und der Ausgangs-Intercept-Punkt dritter Ordnung (OIP3), definieren. Die verschiedenen Größen können mit Einton- oder Zweiton-Anregung definiert werden.

2.2.1 Einton Anregung

Die aktiven Komponenten, wie Verstärker, verstärken das Einton-Signal. In einem linearen System sollte der Verstärker das Signal mit einer konstanten

Verstärkung verstärken. Mit zunehmender Eingangsleistung P_{ein} geht der Verstärker in die Sättigung, was bedeutet, dass die Ausgangsleistung P_{aus} nicht mehr proportional mit der Eingangsleistung P_{ein} zunimmt. Die Ausgangsleistung P_{aus} , bei der die Verstärkung um 1 dB kleiner als im linearen Bereich wird, bezeichnet man als 1 dB Kompressionspunkt des Verstärkers $P_{1\text{dB}}$. Ein typischer Verlauf der Verstärkerkennlinie ist im Folgenden gezeigt.




Abbildung 2.3: Zusammenhang zwischen Ein- und Ausgangsleistung eines typischen nichtlinearen Verstärkers.

Das Verhalten des Verstärkers kann bei Vernachlässigung von reaktiven Elementen mit Hilfe der Taylorreihe charakterisiert werden.

$$U_{\text{aus}} = a_0 + a_1 \cdot U_{\text{ein}} + a_2 \cdot U_{\text{ein}}^2 + a_3 \cdot U_{\text{ein}}^3 + \dots + a_n \cdot U_{\text{ein}}^n \quad (2.24)$$

Wird das System mit einer Frequenz $x(t) = A \cos(\omega t)$ angeregt, so ergibt sich am Ausgang:

$$\begin{aligned} U_{\text{aus}} = & \frac{1}{2}a_2A^2 + (a_1A + \frac{3}{4}a_3A^3 + \frac{5}{8}a_5A^5) \cos(\omega t) + \\ & + \frac{1}{2}(a_2A^2 + a_4A^4)(2\omega t) + (\frac{1}{4}a_3A^3 + \frac{5}{16}) (3\omega t) + \\ & + \frac{1}{8}a_4A^4 \cos(4\omega t) + \frac{1}{16}a_5A^5 \cos(5\omega t) \dots \end{aligned} \quad (2.25)$$

Durch die Betrachtung dieser Formel lässt sich zeigen, dass durch die Nichtlinearitäten Harmonische des Eingangssignals mit den Frequenzen $\omega = n \cdot \omega$, mit $n \in \mathbb{N}$, entstehen. Meistens genügt die Betrachtung der quadratischen und kubischen Ordnung, sodass die Potenzreihe nur bis $n=3$ entwickelt wird. Es

entsteht auch eine Abhängigkeit von der Ordnung n der jeweiligen Harmonischen und von der Eingangsleistung. Eine Änderung der Eingangsleistung mit ΔdB führt zu einer Änderung der Harmonischenleistung mit $n \cdot \Delta\text{dB}$.

2.2.2 Zweiton Anregung

Für die Charakterisierung der Linearität eines Verstärkers reicht die Bestimmung des 1 dB-Kompressionspunktes oft nicht aus, da diese Charakterisierung auf eine Frequenzkomponente begrenzt ist.

Falls am Verstärkereingang ein modulierte Signal angelegt wird, reicht die oben beschriebene Charakterisierung nicht aus, weil Intermodulationsprodukte entstehen. Die Intermodulationsprodukte fallen meistens in das relevante Signalband und können nicht mehr gefiltert werden.

Das einfachste modulierte Signal ist ein Zweiton Signal mit $x(t)=A_1 \sin(\omega_1 t) + A_2 \sin(\omega_2 t)$, wo ω_1 und ω_2 zwei dicht einander platzierten Frequenzkomponenten entsprechen. Ein Zweiton Signal mit zwei gleichen Amplituden kann wie folgt beschrieben werden:

$$x(t) = A \sin(\omega_1 t) + A \sin(\omega_2 t) = A(\sin \omega_1 t + \sin \omega_2 t) \quad (2.26)$$

Als nächster Schritt ist die Zweiton Anregung in (2.24) einzusetzen und einige mathematische Umformungen vom Zeitbereich in dem Frequenzbereich durchzuführen, sodass man die spektrale Darstellung bekommt.




Abbildung 2.4: Ausgangsspektrum eines nichtlinearen Verstärkers bei Zwei-Ton Ansteuerung.

Tabelle 2.1: Mischprodukte bei Zweiton-Aussteuerung.

Frequenzkomponenten	Magnitudo	Phase
1. Harmonische (ω_1, ω_2)	$a_1 + \frac{9}{4}a_3A^3$	sin
2. Harmonische ($2\omega_1, 2\omega_2$)	$\frac{1}{2}a_2A^2$	cos
IP2 ($\omega_2 - \omega_1, \omega_2 + \omega_1$)	a_2A^2	cos
3. Harmonische ($3\omega_1, 3\omega_2$)	$\frac{1}{4}a_3A^3$	sin cos
IP3 ($2\omega_1 + \omega_2, 2\omega_2 + \omega_1, 2\omega_1 - \omega_2, 2\omega_2 - \omega_1$)	$\frac{3}{4}a_3A^3$	sin

Für den auf den Eingang bezogenen Intercept-Punkt n -ter Ordnung gilt:

$$IP_n[\text{dBm}] = P_{\text{out(grund.)}}[\text{dBm}] + \frac{P_{\text{out(grund.)}}[\text{dBm}] - P_{\text{out(IM}_n)}[\text{dBm}]}{n - 1} \quad (2.27)$$

mit

IP_n Eingangs-Intercept-Punkt n -ter Ordnung

$P_{\text{out(grund.)}}$ Ausgangsleistung der Grundwelle und

$P_{\text{out(IM}_n)}$ Ausgangsleistung der n -ten Harmonischen.

Die Abbildung 2.4 zeigt die spektralen Komponenten in der Gleichung (2.24) bis zur dritten Ordnung, und in der Tabelle 2.1 werden nähere Angaben über die spektralen Linien dargestellt.

Für dritte Ordnung erhält man den Ausdruck:

$$IP_3[\text{dBm}] = P_{\text{out(grund.)}}[\text{dBm}] + \frac{P_{\text{out(grund.)}}[\text{dBm}] - P_{\text{out(IM}_3)}[\text{dBm}]}{2} \quad (2.28)$$

In der Kommunikationstechnik spielt der Intercept-Punkt 3. Ordnung eine wichtige Rolle, weil die Intermodulationsprodukte 3. Ordnung (IM3) in das Signalband fallen. Den Intercept-Punkt dritter Ordnung bezeichnet man als den Punkt an dem die Amplitude des dritten Intermodulationsproduktes gleich groß wie die Amplitude der Grundwelle ist. Die Steigung der Aussteuerungskennlinien werden idealisiert für das Nutzsinal als 1:1 und für das IM3-Signal 1:3 dargestellt. Hierbei ist zu beachten, dass dies ein rein theoretischer Wert ist, der nie erreicht wird, da der Verstärker vorher in die Sättigung geht.

Der Intercept-Punkt 3. Ordnung (IP₃) ist die am meisten benutzte Größe, um die Linearität von Verstärkern zu charakterisieren und diese untereinander zu vergleichen.




Abbildung 2.5: Intercept-Punkt 3. Ordnung.

Diese Rechnung ist nur gültig, wenn die Messungen im linearen Bereich aufgenommen worden sind, und die Intermodulationsprodukte weit über dem Grundrauschen liegen.

2.3 Grundlagen des LNA Designs

Für die Entwicklung eines LNAs sind einige Schritte notwendig, die für jedes LNA Design gleich sind. Zuerst wird der Arbeitspunkt entsprechend der Anforderungen ausgewählt. Der Transistor wird in diesem Betriebszustand bezüglich seiner Stabilität analysiert. Falls der Transistor nicht die absolute Stabilität für den gewünschten Frequenzbereich erfüllt, werden Maßnahmen für die Stabilisierung vorgenommen. Nach diesen zwei Schritten kann mit der Entwicklung der Schaltung begonnen werden.

2.3.1 Arbeitspunkt und Bias-Schaltung

Die Auswahl des Arbeitspunktes ist der erste entscheidende Schritt in der Entwicklung eines LNAs. Dieses Kriterium wird im Kapitel 3.2.2 ausführlich beschrieben.

Die Bias-Schaltungen für Drain und Gate Spannungszuführungen werden so entworfen, dass sie einen geringen Einfluss auf den HF-Signalweg aufweisen. Auf der Drain-Seite wird meistens eine Induktivität verwendet, deren Aufgabe die Entkopplung der Hochfrequenz von der Gleichspannungsquelle ist. Gateseitig wird ein Widerstand benutzt. Dieser Widerstand spielt eine sehr wichtige Rolle für die Robustheit des LNAs und wird in den Kapitel 4.3 ausführlich beschrieben.




Abbildung 2.6: Blockschaltbild eines Transistors mit Bias-Schaltung.

Das RC-Reihenglied in den Drain- und Gate Bias-Schaltungen wird verwendet, um die Stabilität bei Frequenzen im MHz-Bereich sicherzustellen.

2.3.2 Stabilität

Zusätzlich zu den Optimierungszielen für LNAs, wie Rauschzahl, Verstärkung und Linearität, gibt es noch eine wichtige Randbedingung zu beachten: die Stabilität.

Die Methoden zur Untersuchung der Stabilität sind das Rollet-Kriterium (oder K-Faktor) [11] und das μ -Kriterium von Edwards [12]. Während bei dem erstgenannten Kriterium noch zusätzliche Randbedingungen erfüllt werden müssen, ist das zweite Kriterium ohne weitere Nebenbedingungen aussagekräftig. Die beiden Faktoren lassen sich problemlos aus den gemessenen S-Parametern berechnen. Die Stabilität ist arbeitspunkt- und frequenzabhängig. Die in dieser Arbeit verwendeten Transistoren sind nicht absolut stabil, was bedeutet, dass die absolute Stabilität, meistens für niedrigere Frequenzen, angestrebt und durch die äußere Beschaltung gefunden werden soll.

Um einen Transistor stabil zu bekommen, gibt es verschiedenen Methoden:

- Gegenkopplung. Die Gegenkopplung begrenzt die Verstärkung und hat eine positive Auswirkung für den Frequenzgang.
- Widerstand im Anpassnetzwerk. Für rauscharme Verstärker ist diese Methode eher in der Ausgangsanpassung zu verwenden, um die Rauschzahl nicht zusätzlich zu verschlechtern.
- Source-Degeneration. Die Methode verbessert die Stabilität und die Linearität des Verstärkers auf Kosten der Verstärkung, besonders bei hohen Frequenzen.
- geeigneter Entwurf der Bias-Schaltung. Mit geeigneten Elementen in der Bias-Schaltungen lassen sich die möglichen Resonanzen im MHz-Frequenzbereich dämpfen.

Für die LNAs, die während meiner Arbeit entstanden sind, kommt hauptsächlich die Source-Degeneration-Methode für die Stabilisierung der Schaltung zur Anwendung. Unter der Source-Degeneration-Methode ist das Einfügen eines Bauelements zwischen Source und Masse zu verstehen. Für die rauscharmen Verstärker wird eine Spule benutzt, die so dimensioniert wird, dass in dem gewünschten Frequenzbereich die Stabilität gewährleistet ist.

Die Auswahl dieser Methode fiel relativ leicht, da die Source-Degeneration-Methode nützliche Vorteile aufweist. Diese Vorteile werden im Folgenden anhand eines Beispiels für die X-Band Frequenzen erläutert.

Es wird ein Transistor $2 \times 125 \mu\text{m}$ bezüglich seiner Stabilität betrachtet. Die Analyse erfolgt für den Kleinsignalbetrieb mit dem Arbeitspunkt von $U_{\text{DS}}=15 \text{ V}$ und $I_{\text{D}}=45 \text{ mA}$, was $0,25 \cdot I_{\text{D}_{\text{max}}}$ entspricht. Die Verwendung der Source-Degeneration-Methode verbessert die Stabilität im X-Band, Abb. 2.7. Die absolute Stabilität über den dargestellten Frequenzbereich kann durch eine geeignete Anpassung und vorteilhafte Dimensionierung der Bias-Schaltung erreicht werden.

Die Source-Degeneration-Methode zeigt auch, dass die Rauscheigenschaften zu höheren Frequenzen hin verbessert werden.

Ein weiterer Vorteil der Methode besteht daran, dass die Γ_{opt} -Impedanz und die konjugiert komplexe Eingangsimpedanz, S_{11} , näher zu einander und




Abbildung 2.7: Die Parameter eines $2 \times 125 \mu\text{m}$ Transistors ohne und mit Source-Degeneration (SD); (a) μ -Faktor und (b) minimales Rauschmaß F_{\min} .

dichter an 50Ω sind, siehe Abb. 2.8. Dieser Aspekt macht die Realisierung der Eingangsanpassung leichter, weil eine Impedanz von $Z_{\text{in}} = (44,5 + j36,5) \Omega$ an 50Ω angepasst werden muss, anstatt einer Impedanz von $Z_{\text{in}} = (11,5 + j34,7) \Omega$, wenn keine Source-Degeneration verwendet wird.




Abbildung 2.8: Die Parameter eines $2 \times 125 \mu\text{m}$ Transistors Γ_{opt} und S_{11}^* ; (a) ohne Source Degeneration und (b) mit Source Degeneration.

Ein anderer wichtiger Aspekt bei der Entwicklung eines rauscharmen Verstärkers ist der Kompromiss zwischen der Verstärkung und der Rauschzahl. Minimale Rauschzahl und maximale Verstärkung erfordern unterschiedliche Anpassungsstrategien. Es ist die Aufgabe des Entwicklers, die richtige Impedanz

zu wählen, auch unter der Betrachtung der Stabilität.

2.4 Sende- und Empfangssysteme

Lineare und robuste MMICs sind Hauptkomponenten für die nächste Generation kommerzieller und militärischer Kommunikationssysteme. Der GaN-Prozess hat gezeigt, dass die Technologie sowohl für Empfänger- als auch für Sendesysteme geeignet ist. Aufgrund der hohen Durchbruchspannungen halten GaN-Bauelemente bis zu 20 dB höhere Eingangsleistungen gegenüber GaAs-Komponenten aus.

Der Empfänger ist eine entscheidende Komponente in einem Kommunikationssystem, mit Anforderungen bezüglich zuverlässiger Rückgewinnung des gewünschten Signals aus einem breiten Spektrum gesendeter Signale, Interferenzen und Rauschen.

Die Eingangsstufe eines Empfängers sollte folgende Eigenschaften haben:

- hohe Verstärkung, um das empfangene schwache Signal nutzbar für die nachfolgenden Stufen zu machen.
- Selektivität, um die gewünschten Signal-Frequenzen zu empfangen und zu verstärken sowie die Leistungen der benachbarten Frequenzen und die Interferenzen zu unterdrücken.
- Linearität, um bei hohen Eingangsleistung und hohen Verstärkung die Mischprodukte aus Störer und Empfangssignal gering zu halten.
- Robustheit, um sich gegen hohe Eingangsleistungen zu schützen.
- kurze Erholungszeit nach einer Übersteuerung am Eingang, um sofort wieder Einsatz bereit zu sein.

2.4.1 Linearität

Bei den Systemen, die im Voll-Duplex-Betrieb (gleichzeitiges senden und empfangen von Signalen) arbeiten, spielt die Linearität des rauscharmen Verstärkers eine entscheidende Rolle. Solche Systeme erfordern unterschiedliche Frequenzbänder für das Senden bzw. das Empfangen von Signalen. Der Sende- (TX)

und der Empfangs- (RX) Signalweg sind meistens durch ein Duplex-Filter oder einen Schalter getrennt. Diese Komponenten haben eine begrenzte Entkopplung zwischen RX und TX, was zu einem Lecksignal von TX am RX-Eingang führt. Das TX-Lecksignal würde allein keine Probleme verursachen. Falls sich ein Störer im Nachbarkanal befindet, könnte sich dieses Signal mit dem TX-Lecksignal mischen (kreuzmodulieren). Ein solches Szenario ist in Abbildung 2.9 dargestellt [13].




Abbildung 2.9: Kreuzmodulation Verzerrung in einem Sende- / Empfängersystem [13].

Die Kreuzmodulation-Distorsion fügt dem System zusätzliches Rauschen zu und reduziert die RX-Empfindlichkeit. Das empfangene Signal ist neben der Kreuzmodulation-Distorsion auch von dem thermischen Rauschen des RX, dem gekoppelten TX-Rauschen durch das Duplex-Filter und dem Phasenrauschen des Lokaloszillators (LO) beeinflusst. Um diese Einflüsse im System gering zu halten, sollte entweder ein hoch linearer LNA oder ein Filter mit hoher Güte, welches die Rauschzahl des Systems durch die eigenen Verluste verschlechtert, verwendet werden.

2.4.2 Robustheit

Traditionell enthalten die TX-RX-Systeme für Radar und Kommunikationsanwendungen Filter, Pin Dioden Schalter, Zirkulatoren zum Schutz des LNAs oder zur Trennung von Sende- und Empfangspfad. Die Entwicklung von robusten

LNAs, welche hohen Eingangsleistungen aushalten können, ermöglichen eine vereinfachte Systemarchitektur ohne Schutzschaltungen. Außerdem könnten LNAs, PAs und TX-/RX-Schalter auf einem Einzel-Chip derselben Technologie integriert werden. Das führt zu reduzierten Abmaßen und Kosten eines Kommunikationssystems.

Die Analyse der Ausfallmechanismen eines LNAs nach einer Übersteuerung am Eingang ist in der Literatur kaum vorhanden. Eine der ersten Untersuchungen wurde von Rudolph [14] durchgeführt, Abbildung 2.10. Dort wurde neben den schon bekannten Stressfaktoren eines FETs, wie die Verlustleistung, die Gate- oder Drain-Durchbruchspannung, der Einfluss des DC Vorwärts-Gatestromes auf die Robustheit eines LNAs analysiert. Dafür wurde ein Teil der Gate-Bias-Schaltung off-Chip realisiert. In dieser Schaltung wurde ein Widerstand eingefügt und sein Wert wurde variiert. Die Untersuchung hat gezeigt, dass höhere Widerstandswerte die verursachte Belastung durch den Gatestrom reduzieren, weil die Gate-Source-Spannung zu negativeren Werten verschoben wird. Das führt dazu, dass ein Teil des ankommenden Signals reflektiert wird und damit die Robustheit des LNAs gesteigert wird.




Abbildung 2.10: Blockschaltbild des LNAs [14].

Das Prinzip funktioniert wie folgt: falls die Spannungsschwingung am Gate kurzzeitig ausreichend hoch ist, wird ein DC-Strom I_g von der Quelle erzeugt. Dieser Strom verursacht einen Spannungsabfall über den Gate-Widerstand R welcher die Gatespannung V_g reduziert: $V_g = V_{gg} - R \cdot I_g$, mit V_{gg} als DC-Versorgungsspannung am Gate.

Weil V_{gg} eine negative Spannung ist, verschiebt sich V_g in Gegenwart des Gatestromes weiterhin zu negativen Werten. Dadurch wird die HF-Schwingung

auch zu niedrigeren Spannungen verschoben, und demzufolge werden die positiven Spannungsspitzen gesenkt. Als Ergebnis wird der Gatestrom reduziert. Die HF-Spannungsschwingung wird so lange reduziert bis irgendwann der Durchbruch am Gate stattfindet.

Die Untersuchung von Rudolph hat gezeigt, dass

- der Vorwärts-Gatestrom der Hauptmechanismus für die Zerstörung eines LNAs ist.
- nur die erste Stufe eines LNAs von der Übersteuerung am Eingang betroffen ist.
- ein in Serie geschalteter Widerstand in der Bias-Schaltung am Gate die Robustheit eines LNAs verbessern kann.

In der Literatur wurde gezeigt, dass GaN LNAs typischerweise 40 dBm Leistung am Eingang des Verstärkers ohne Beschädigung aushalten können [15] - [16]. Das 10 W Limit für den zuverlässigen Schutz vor Zerstörung bei Überlast am Verstärkereingang wurde mit den gezeigten LNAs in [17] und [18] übertroffen. Die während meiner Arbeit entwickelten LNA zeigen eine Steigerung gegenüber den bisher veröffentlichten Werten, die mit 44 dBm Überlastleistung am Eingang einen Höchstwert darstellen.




Abbildung 2.11: Robustheit LNAs Stand der Technik.

2.4.3 Erholungszeit

Besonders für Radar-Anwendungen (Puls-Radar) müssen die LNAs nicht nur eine niedrige Rauschzahl und hohe Robustheit aufweisen, sondern sie müssen auch wieder sofort nach dem Puls funktionsfähig sein. Die LNAs müssen eine sehr kurze Erholungszeit besitzen, um nachfolgende Signale empfangen zu können.

Es gibt in der Literatur leider nur wenige Ansätze, die die Charakterisierung der Erholungszeit nach einer hohen Leistung am Verstärkereingang beschreiben.

In [19] wurde die Erholungszeit zwischen dem Überlast-Betrieb und dem normalen Betrieb analysiert. Für die Untersuchungen wurde ein hoch robuster LNA in X-Band verwendet. Es wurden verschiedene Ansätze zur Bestimmung der Erholungszeit untersucht, simuliert und gemessen. Als Indikator zur Bestimmung dieser Zeit wurde die Gatespannung verwendet. Die Gatespannungssimulationen haben gezeigt, dass größere Gate-Widerstandswerte eine längere Erholungszeit benötigen, und dass ein Kompromiss zwischen hoher Robustheit, welche hohe Widerstandswerte erfordert, und kurzer Erholungszeit, welche niedrige Widerstandswerte benötigt, zu finden ist. Während der Übersteuerung am Eingang verschiebt der Vorwärts-Gatestrom die Gatespannung und die angesammelten Ladungen in der Eingangskapazität eines HEMTs. Die benötigte Zeitkonstante, um diese Ladungen zu entleeren, bestimmt die Erholungszeit eines LNAs.

Die Erholungszeit kann reduziert werden, indem:

- kleinere Transistoren mit niedrigeren Eingangskapazitäten
- kleinere Block- und Anpassung-Kapazitäten
- niedrigere Gate-Widerstände, ohne die Rausch- und Kleinsignaleigenschaften zu beeinflussen,

verwendet werden.

Die ermittelte Zeitkonstante in [19] beträgt einige Nanosekunden und ist ausreichend klein, um viele RADAR-Anforderungen zu erfüllen.

Der Einfluss des positiven Gatestromes auf die Erholungszeit des Drainstromes wurde in [20] untersucht und modelliert. Der Gatestrom kann den

de-trapping Prozess entlang der AlGa_N-Oberfläche beeinflussen, was dann wiederum die zweidimensionale Elektronengas-(2DEG)-Leitfähigkeit des Transistors (Kap. 3) beeinträchtigen kann, die für die Erholung des Durchlassstromes nötig ist.

Die Erholungszeit ist auch von den Trapping-Effekten ¹ beeinflusst, welche eine drastische Abnahme der Verstärkung und des Drainstromes nach dem Stresspuls verursachen. In [21] wurde der Einfluss der Transistor-Technologie auf die Erholungszeit analysiert. Dort wurde festgestellt, dass die Dotierung des Buffers eine wichtige Rolle in diesem Prozess spielt. Es wurden kommerzielle Transistoren, wo der Buffer mit Eisen dotiert ist, mit dem eigenen Chalmers-Prozess ohne Eisen-Dotierung verglichen. Bei den Chalmers-Transistoren war die Abnahme der Verstärkung und des Drainstromes viel niedriger als bei den kommerziellen Transistoren mit der Eisendotierung des Buffers.

Die Charakterisierung der Erholungszeit befindet sich noch in der Forschungsphase und benötigt weitere Untersuchungen, in der Technologie selber sowie in der Beschaltung dieser Transistoren.

¹Traps werden allgemein als elektronische Zustände, die im verbotenen Bereich der Bandlücke liegen, bezeichnet.

Kapitel 3

GaN HEMT

Der Transistor mit hoher Elektronenbeweglichkeit (eng. High-Electron-Mobility Transistor HEMT) ist eine spezielle Bauform des Feldeffekttransistors. HEMTs sind Feldeffekttransistoren, bei denen der Stromfluss zwischen den beiden ohmschen Kontakten, Drain und Source, von einem dritten Kontakt, dem Gate, gesteuert ist. Das Gate besteht aus einem Schottky-Kontakt, der geometrisch durch die Gateweite und die Gatelänge charakterisiert wird. Die Gatelänge definiert den aktiven Bereich unter dem Gate und ist ein wichtiger Parameter für die Verstärkung des Bauelements.

Der HEMT besteht aus mehreren übereinander liegenden dünnen Schichten mit Halbleitermaterialien mit unterschiedlichen Leitungsband-Abstand (Heterostruktur). Die Elektronen, die sich in der Nähe der Heterostruktur befinden, bewegen sich von dem Halbleitermaterial mit höherem Energieband zu dem Halbleitermaterial mit geringerem Energieband, wo die Elektronen einen Zustand geringerer Energie bekommen. Somit bildet sich an der Grenzfläche dieser beiden Halbleiter ein zweidimensionales Elektronengas (2DEG) aus, welches als leitfähiger Kanal dient. Der Zweck des Kanals ist es, eine hohe Stromdichte bereitzustellen. Der Elektronengehalt in dem Kanal wird vom Energieband und der Dotierung der Sperrschicht bestimmt.

Materialkombinationen aus Gallium-Nitrid (GaN) und Aluminium-Gallium-Nitrid (AlGaN) ermöglichen Betriebsspannungen von bis zu 50 V, ohne dass es zum Felddurchbruch kommt.

GaN auf Silizium-Carbid (SiC) bietet einen geringeren thermischen Widerstand gegenüber GaAs-Materialkombinationen an. Dies wirkt sich positiv auf

die Abführung der Verlustleistung aus, und damit kann mehr Verlustleistung pro Fläche abgeführt werden.

In diesem Kapitel werden die Grundlagen des GaN HEMTs und des FBH GaN Prozesses beschrieben. Es ist wichtig, die Eigenschaften und die verschiedenen Parameter eines Transistors zu verstehen, um anwendungsspezifische Applikationen zu entwerfen.

3.1 FBH Technologie

Das FBH eigene GaN HEMT Prozess deckt das ganze Entwicklungsspektrum von der Epitaxie bis hin zu gehäusten Transistoren ab. Die $\text{Al}_{0.25}\text{-GaN/GaN}$ -Strukturen sind auf einen 4 Zoll SiC Substrat abgeschieden, siehe Abb. 3.1. Der Standardprozess verwendet Titan (Ti) für die ohmschen Source und Drain Kontakte und eine Iridium (Ir) Metallisierung für die Bildung des Gate Schottky-Kontaktes. Die Waferoberfläche ist mit 150 nm SiN_x mittels plasmaunterstützter Gasphasenabscheidung (PECVD - Plasma Enhanced Chemical Vapor Deposition) passiviert. Die Gateweite von 250 nm wird mit der Elektronenstrahlithografie in der ersten SiN_x Schicht realisiert. Nach der Metallisierung wird das Gate mit einer zweiten SiN_x Schicht von 200 nm Dicke eingekapselt [22].

Die GaN-Herstellung im FBH beinhaltet auch die Fertigung von MMIC mit passiven Elementen, wie Spiralspulen, Hochspannungskondensatoren und NiCr Widerständen.

In den letzten Jahren wurde der FBH GaN Prozess weiterentwickelt und optimiert. Ein wichtiger Punkt war die Verbesserung der SiN_x Schicht. Die letztere FBH-Transistorgeneration verfügt über aufgestäubte Iridium Gate Module (eng. sputtered iridium gate module), welche die Lebensdauer des Transistors verbessert haben [23]. Die GaN FBH-Technologie wird ständig optimiert, um spezifische Eigenschaften für Anwendungen, wie Leistungsverstärker (Verwendung von Source-Feldplatten), Schaltverstärker und rauscharme Verstärker (Reduzierung der Gateweite und des Gate-Source Abstandes), zu verbessern [24].




Abbildung 3.1: FBH GaN HEMT Struktur.

3.2 GaN FBH Transistoren

Weil GaN HEMTs nicht nur für Leistungsanwendungen sondern auch für die Entwicklung von rauscharmen Verstärkern geeignet sind, werden diese Transistoren für die Realisierung der nächsten Generation von integrierten Front-End-Systemen bevorzugt. GaN HEMTs mit einem Rauschmaß von 0,5 dB im X-Band wurden in [25] veröffentlicht. Durch die hohe Spannungsfestigkeit am Gate können GaN HEMTs Eingangsleistungen von mehr als 10 W ohne Beschädigung aushalten, wie in [18] gezeigt wurde. Die Kombination zwischen niedrigen Rauschzahlen und hoher Robustheit ermöglicht die Entwicklung von hoch performanten integrierten Front-Ends und miniaturisierten Sendempfangersystemen.

3.2.1 Ersatzschaltbild

Für die Modellierung von aktiven Elementen, wie Transistoren, müssen die Klein- und Großsignalparameter bekannt sein. Die Kleinsignalextraktion ist die Grundlage für die Modellierung, da die Großsignalextraktion auf diese aufbaut. Das aktive Bauelement wird in einem Arbeitspunkt im Kleinsignalbetrieb über der Frequenz gemessen.

Für lineare Schaltungen kann das aktive Element direkt mit eigenen Parametern aus dem Kleinsignalersatzschaltbild, Abb. 3.2, beschrieben werden. Bei nichtlinearen Schaltungen reichen die Kleinsignalparameter nicht aus. Die Großsignalparameter beschreiben die Arbeitspunktabhängigkeit der Kleinsignalparameter.

Das Ersatzschaltbild (ESB) eines aktiven Bauelementes sollte physikalisch motiviert sein. Dadurch können die Kleinsignalparameter Hinweise auf technologische Probleme liefern und Ansatzpunkte zur Verbesserungen geben.

Die ESB von FETs setzen sich aus inneren (intrinsischen) und äußeren (extrinsischen) Elementen zusammen.

Die intrinsischen Parameter beschreiben die inneren Eigenschaften eines Transistors. Im zentralen Bereich des Transistors befinden sich die Gate-Source Kapazität C_{gs} und die Transkonduktanz g_m . Die Zeitkonstante τ beschreibt das Umladeverhalten der Kapazitäten und der Leckströme. Der Widerstand R_{ds} ist ein Maß für die Signalextraktion, weil er die effektive Last reduziert. Der Kanalwiderstand R_i und der Gate-Drain Widerstand R_{gd} haben eine ungenaue physikalische Bedeutung. R_i wird entweder als physikalischer Kanalwiderstand oder als Ladungswiderstand der Gate-Source Kapazität C_{gs} betrachtet. Weil es schwierig ist, R_i getrennt von dem Gatewiderstand R_g zu erfassen, werden die beide Widerstände als R_{gd} zusammengefasst. Die Gate-Drain Kapazität C_{gd} beschreibt die Ladungen zwischen Gate und Drain, ähnlich wie C_{gs} , aber eine Größenordnung kleiner als C_{gs} . C_{gd} beeinflusst besonders die hochfrequenten Leistungen des Transistors. Der Widerstand R_{gd} ist auch als der Ladungswiderstand des C_{gd} dargelegt. Alle kleinen Kapazitäten zwischen Drain und Source werden zusammen als C_{ds} charakterisiert.

Die Werte der inneren Elemente sind spannungsabhängig und werden für jeden Arbeitspunkt neu bestimmt.

Die äußeren Parameter eines Transistormodells sind von Randeffekten, die bei der Realisierung der physikalischen Anschlüsse entstanden sind, und von parasitären und verteilten Effekten, welche durch den Betrieb bei höheren Frequenzen hervorgerufen werden, bestimmt. Die Drain- und Source-Widerstände, R_d und R_s , werden durch den nicht idealen ohmschen Kontakt zwischen den Metalpads und dem Halbleiter beschrieben. Diese Widerstände skalieren unmittelbar mit der Bauelementbreite. Der Widerstand des ohmschen Kontaktes




Abbildung 3.2: Querschnitt eines HEMT mit den zugehörigen intrinsischen und extrinsischen Kleinsignal-Ersatzschaltbildelementen [26].

am Gate wird direkt durch R_g beschrieben. Alle genannten Widerstände verursachen thermisches Rauschen. Daher spielen die Widerstände R_g und R_s eine wichtige Rolle bei der Rauschmodellierung des Transistors, siehe 4.2.2. R_d befindet sich am Ausgang, und weil dessen Anteil wesentlich kleiner als das Kanalrauschen ist, wird dieser Widerstand bei der Rauschmodellierung vernachlässigt.

Die Induktivitäten L_g , L_s , L_d beschreiben die Induktivitäten des jeweiligen Pads. L_g hat einen großen Einfluss auf die Eingangsanpassung. [27]

Die Werte der äußeren Elemente werden nur von der geometrischen Struktur des Transistors bestimmt. Sie sind damit spannungsunabhängig und werden als konstant für alle Arbeitspunkte des Transistors angenommen.

Die Modellierung des Transistors ist nicht Gegenstand dieser Arbeit. Es wurde hier nur auf die Transistorparameter hingewiesen, um ein besseres Verständnis zur Entwicklung rauscharmer Verstärker zu gewinnen.

3.2.2 Arbeitspunkt

Die Einstellung des Arbeitspunktes ist ein entscheidender Punkt in der Entwicklung eines LNAs. Viele LNA MMICs haben integrierte Bias-Schaltungen, welche den Stromfluss über die Versorgungsspannung und die Temperatur steuern. Die Auswahl des Arbeitspunktes ist meistens ein Kompromiss zwischen Verstärkung, Rauschzahl und Linearität. Daher ist es wichtig, einen guten Kompromiss für die gewünschte Anwendung zu finden.

Je nach Lage des Arbeitspunktes werden die Verstärker in zwei Gruppen aufgeteilt: lineare und nichtlineare Verstärker. Die linearen Verstärker werden in der Klasse A oder AB und die nichtlinearen in den Klassen B, C, D, E, F oder S betrieben. Um den Transistor in einer bestimmten Klasse zu betreiben, wird der Drainstrom durch die Einstellung der Gate-Source-Spannung geändert, bis der gewünschte Arbeitspunkt erreicht ist. In dieser Arbeit arbeitet der Transistor sowohl in Klasse A bis AB als auch in Klasse C. Für die Charakterisierung des linearen Verhaltens befindet sich der Transistor in Klasse A, da eine hohe Linearität gefordert wird. Bei einer Übersteuerung am Eingang verschiebt sich der Arbeitspunkt zum Klasse C - Betrieb. Die Verschiebung des Arbeitspunktes wird durch den Gatestrom verursacht, welcher über den Gatewiderstand einen Spannungsabfall hervorruft und somit den Arbeitspunkt ändert.

Im FBH stehen verschiedene Transistorgrößen zur Verfügung. Im Folgenden wird nur der Transistor $4 \times 125 \mu\text{m}$ (vier Gatefinger und $125 \mu\text{m}$ Gateweite) bezüglich seines Rauschen und seiner Verstärkung betrachtet. Die anderen Transistorgrößen werden ähnlich wie der $4 \times 125 \mu\text{m}$ Transistor gemessen und charakterisiert.

Im FBH wird der maximale Drainstrom $I_{D_{\max}}$ für eine Drain-Source-Spannung von 10 V und eine Gate-Source-Spannung von 1 V ermittelt. Der Transistor der Größe $4 \times 125 \mu\text{m}$ hat einen maximalen Drainstrom von 360 mA, wie in der Abb. 3.3 gezeigt ist.

$I_{D_{\max}}$ spielt in der Auswahl des Arbeitspunktes eine entscheidende Rolle.

Im Arbeitspunkt sollte ein Drainstrom von:

- 10 bis 15% $I_{D_{\max}}$ für einen rauscharmen Verstärker
- 20 bis 25% $I_{D_{\max}}$ für einen linearen Verstärker (Klasse AB)




Abbildung 3.3: Ausgangskennlinienfeld des $4 \times 125 \mu\text{m}$ Transistors.

fließen [28]. Die Versorgungsspannung U_{DS} wird ebenfalls anwendungsspezifisch ausgewählt: für einen LNA gering, aber trotzdem hoch genug, um eine hohe Verstärkung erreichen zu können.

Um den richtigen Arbeitspunkt für den Transistor $4 \times 125 \mu\text{m}$ zu ermitteln, wurden mehrere Messungen für unterschiedliche Drainströme und Drain-Source-Spannungen (8 V, 15 V, 20 V, 28 V) durchgeführt, siehe Tabelle 3.1.

Tabelle 3.1: Drainstromwerte für den $4 \times 125 \mu\text{m}$ Transistor.

Drainstrom	10% $I_{D_{\max}}$	15% $I_{D_{\max}}$	20% $I_{D_{\max}}$	30% $I_{D_{\max}}$	40% $I_{D_{\max}}$
I_D	35 mA	52 mA	70 mA	100 mA	150 mA

Nach der Analyse der verschiedenen Messungen ergibt sich für diesen Transistor die optimale Rauschzahl für einen Drainstrom zwischen 10% und 15% $I_{D_{\max}}$ und eine Drain-Source-Spannung von 15 V bis 28 V. Die maximale Verstärkung wird für einen Drainstrom zwischen 20% und 30% $I_{D_{\max}}$ und eine Drain-Source-Spannung von 28 V erreicht.

In der Abb. 3.4 sind die gemessenen Parameter; das minimale Rauschmaß,




Abbildung 3.4: Die Parameter eines $4 \times 125 \mu\text{m}$ Transistors für $U_{\text{DS}}=15 \text{ V}$ und $I_{\text{D}}=35 \text{ mA}$; (a) minimales Rauschmaß und Leistungsverstärkung sowie (b) Verstärkung und Ausgangsleistung bei 10 GHz.

der berechnete Leistungsgewinn, die Verstärkung und die Ausgangsleistung eines $4 \times 125 \mu\text{m}$ Transistors dargestellt.

Der Leistungsgewinn oder der Übertragungsgewinn (eng. transducer gain) berechnet sich im folgenden:

$$G_{\text{T}} = \frac{\text{an Last abgegebene Leistung}}{\text{verfügbare Quelleleistung}} = \frac{P_{\text{L}}}{P_{\text{avs}}} \quad (3.1)$$

Die Verstärkung und die Ausgangsleistung sind in Abhängigkeit der Eingangsleistung bei 10 GHz dargestellt.

Für die weitere Entwicklung des LNAs werden hauptsächlich Arbeitspunkte ausgewählt, die eine minimale Rauschzahl zeigen. Daher werden in dieser Arbeit LNAs entwickelt, die hauptsächlich Arbeitspunkte mit einem Drainstrom zwischen $I_{\text{D}}=0,1 \cdot I_{\text{D,max}}$ und $I_{\text{D}}=0,15 \cdot I_{\text{D,max}}$ und einer Drain-Source-Spannung von $U_{\text{DS}}=15 \text{ V}$ verwenden.

3.2.3 Der Ausfallmechanismus eines GaN HEMTs

Beim Betrieb von Hochfrequenztransistoren können tiefe Störstellen in großer Konzentration durchaus einen negativen Einfluss auf die Funktionalität dieser Transistoren haben. Deshalb ist es wichtig, die bekannten Ausfall- und Zerstörungsmechanismen zu nennen und zu erkennen, ob diese Mechanismen auch bei

LNAs während des Stresses mit hohen Eingangsleistungen auftreten können.

Grundsätzlich ist der Ursprung der Störungen entweder in den physikalischen Eigenschaften des Materials zu finden (z.B.: Oberflächen-, Grenzflächenzustände) oder diese entstehen während des Schichtwachstums sowohl unbeabsichtigt (Verunreinigungen) als auch gewollt (Dotierung). In der Literatur werden die elektrischen Zustände, welche im verbotenen Bereich der Bandlücke liegen, als tiefe Niveaus (deep levels) oder als Haftstellen (traps) bezeichnet.

Durch optische oder thermische Anregung können die Elektronen ausreichend hohe Energie bekommen, um die Energiebarriere zwischen dem tiefen Niveau und den beiden Energiebändern eines HEMTs zu überwinden. So kommt es bei der Besetzung der Zustände zu einem transienten Verhalten, welches zu Anomalien der elektrischen Eigenschaften von GaN-Bauelementen führen kann.

Bei AlGaN/GaN HEMTs werden folgende möglichen Lagen beobachtet [29]:

- I die freie AlGaN-Oberfläche.
- II die AlGaN bulk-Schicht.
- III die GaN-Pufferschicht.
- IV die Grenzfläche zwischen GaN und Substrat.




Abbildung 3.5: Besetzung von Traps in einer AlGaN/GaN HEMT Struktur [29].

Die Untersuchungen von Trapping-Effekten haben sich meistens auf die Oberfläche des AlGaN und die GaN-Pufferschicht unter dem aktiven Kanal konzentriert, weil die Bildung von quasi-statischen Ladungsträgerverteilungen in diesen Bereichen das Leistungsverhalten von Transistoren beeinflussen.

Durch das Anschließen der negativen Gate-Source-Spannung werden Elektronen aus dem Bereich zwischen dem Gate und dem Source in die unbesetzten

Oberflächenzustände injiziert. Das führt zu einer lateralen Ausdehnung der Raumladungszone („virtual gate“). Das zusätzliche Anlegen einer Drain-Source-Spannung ermöglicht es Ladungsträgern, aus der 2DEG in den Bereich des Buffers unterhalb des Kanal zu gelangen. Traps können diese dort einfangen und eine zusätzliche Raumladungszone bilden. Sowohl das virtuelle Gate als auch die gefüllte Raumladungszone führen zu einem Abschnüren des Kanals und somit zu einer Absenkung des Drainstroms, welche auch als „Current Collapse“ bezeichnet wird. Dieser Ausdruck wird für alle Phänomene verwendet, bei denen der Gleichstrom-Drainstrom dauerhaft und umkehrbar reduziert ist, nachdem eine hohe Drain-Source-Spannung angelegt wurde. Der Ursprung des Current Collapse kann einzelnen Ursachen nicht eindeutig zugeordnet werden. Zu den Anomalien, die zur Speicherung von Ladungsträgern in Trap-Zuständen führen, gehören [30]:

- Kurzzeit-Effekte wie Current Collapse, Drain Lag, Gate Lag.
- Kleinsignal-Hochfrequenz-Effekte wie Dispersion der Steilheit oder der Output Conductance Dispersion.
- Langzeit-Effekte wie Power Drift oder Power Slump.

Die AlGaIn/GaN HEMT stellen Forscher vor große technologische Herausforderungen. Zum einen spielen bei diesen Schichten die Oberflächenzustände beim Betrieb der Transistoren eine Rolle. Zum anderen können während des Wachstums Verunreinigungen und Gitterdefekte entstehen. Die Störstellen und Verunreinigungen bilden elektrisch aktive Zentren, die Traps, welche die Eigenschaften der HEMTs beeinträchtigen.

Im FBH werden folgende Maßnahmen verwendet, um den Current Collapse zu unterdrücken [29]:

- die Passivierung der Oberfläche mittels einer SiN_x Schicht.
- die Verwendung einer Feldplatte.

Die folgenden Abschnitte zeigen verschiedene Untersuchungen bezüglich der Änderungen während des DC- und HF-Betriebes sowie die benötigte Erholungszeit nach Überlast.

3.2.4 Der Burn-in Prozess eines Transistors

Der Burn-in Prozess wird als ein gutes Verfahren für die Sortierung von Transistoren betrachtet. Während des Burn-in Prozesses ändern die Oberflächenzustände im Transistor ihre Eigenschaften und eignen sich ihren Dauerzustand an.

Laut Literatur ist es zu erwarten, dass bei der ersten Inbetriebnahme des Transistors einige permanente Änderungen stattfinden. Chini et al. [31] untersuchte das Verhältnis des AlGaIn/GaN HEMTs in Abhängigkeit der kritischen Spannung („critical voltage“) [32]. Es stellte sich heraus, dass unter der kritischen Spannung Trapps im Gate-Drain Bereich für die Abnahme des Drainstromes, die Steigerung des Sourcewiderstandes R_s , und die Reduzierung des elektrischen Feldes verantwortlich sind. Oberhalb der kritischen Spannung ist mit einer permanenten Verschlechterung der DC- und HF-Eigenschaften zu rechnen, besonders mit einer Zunahme des Gatestromes.

Ein anderes Kriterium ist die Anregung des Transistors: DC- und HF-Stress. Nach einem DC-Stress ist mit einer Änderung der Pinch-off Spannung zu rechnen und nach HF-Stress reduziert sich der Drainstrom irreversibel [33].

Der Burn-in Prozess im FBH wird in zwei Abschnitten durchgeführt. Erstens wird ein DC Burn-in für 10 Stunden durchgeführt. Danach erfolgt ein HF Burn-in für 4 Stunden.

Im Folgenden ist der Burn-in Prozess eines $4 \times 125 \mu\text{m}$ Transistors dargestellt und charakterisiert.

DC Burn-in Prozess

Der Transistor wurde für 10 Stunden mit einer Drain-Source-Spannung von 28 V im Betrieb gehalten. Der Messplatz war voll automatisiert und wurde mit dem Programm Matlab gesteuert. Während der Messungen wurden die Drainströme und -spannungen, bzw. die Gateströme und -spannungen gespeichert. Bei dem DC Burn-in wurde die Gate-Source-Spannung variiert, von einem Wert weit unter der Pinch-off Spannung, mit einer festgelegten Drain-Source-Spannung. Die Messung wurde mit einer Verlustleistung von 5 W/mm für 10 Stunden gestartet. Falls sich die Verlustleistung, durch die Änderungen im Transistor, seine Wert um mehr als 5% geändert hat, wurde die Gate-Spannung nachgere-

gelt, sodass die ursprüngliche Verlustleistung wieder erreicht war. Damit wurde sichergestellt, dass die Kanaltemperatur während des gesamten DC Burn-in Prozesses nahezu konstant geblieben war.

Die Abb. 3.6 zeigt die Gate- und Drainströme während des DC Burn-in Prozesses.




Abbildung 3.6: Messung während des DC Burn-in Prozesses als Funktion der Zeit; (a) Gatestrom und (b) Drainstrom.

Während sich der Drainstrom I_D kaum verändert hat, ist eine deutliche Änderung des Gatestromes zu sehen. In den ersten zwei Stunden stieg der Gatestrom bis zu einem Wert von $-25 \mu\text{A}$, und dann verringerte sich dessen Wert.

Die Gate-Source-Spannung verringerte stetig ihren Wert während des Burn-in Prozesses, Abb. 3.7. Nach zehn Stunden hatte sich ihr Wert um $0,1 \text{ V}$ geändert.

Der DC Burn-in Prozess bewirkt damit eine Änderung der Pinch-off Spannung am Gate von $0,1 \text{ V}$.

HF Burn-in Prozess

Nach dem DC Burn-in Prozess wurde für den HF Burn-in Prozess wiederum die Gate-Source-Spannung geändert. Für diesen Fall wurde ein Klasse-AB Arbeitspunkt eingestellt. Bei der Arbeitsfrequenz von 2 GHz wurde schrittweise die Leistung bis zu Sättigungsleistung P_{sat} von $12,4 \text{ dBm}$ erhöht. Dieser Punkt entsprach auch dem Punkt, wo der maximal erlaubte Wert für den




Abbildung 3.7: Messung der Gate-Source-Spannung während des DC Burn-in Prozesses als Funktion der Zeit.

Vorwärts-Gatestrom erreicht worden war. Die Eingangsleistung wurde dann auf einen Wert von $P_{\text{sat}} - 1$ dB reduziert. Der HF Burn-in Prozess wurde unter diesen Voraussetzungen für 4 Stunden durchgeführt. Neben den Gate- und Drainströmen wurden auch die Eingangsleistung P_{avs} und die Ausgangsleistung P_{out} gemessen, (Anhang B).




Abbildung 3.8: Messung während des HF Burn-in Prozesses als Funktion der Zeit; (a) Gatestrom und (b) Drainstrom.

Der Gatestrom ändert seinen Wert um 5% in Abhängigkeit von der Eingangsleistung. Der Drainstrom reduziert seinen Wert um mehr als 1 mA, was

eine Änderung um 1 % entspricht.

Die Burn-in Messungen zeigen, dass die Prozesstechnologie eine wichtige Rolle in dem Verhalten der Transistoren spielt. Der DC-Stress bewirkt die größte Änderung der Transistoreigenschaften. Die Pinch-off Spannung am Gate sinkt während der ersten 100 Minuten des Burn-in Prozesses um 10 %. Die Änderungen des Gatestromes sind noch deutlicher und zeigen bis zu 30 % höhere Werte als die Startwerte. Der HF Burn-in Prozess bringt auch Änderungen des Drain- und Gatestromes mit sich, die geringer im Vergleich zum DC Burn-in Prozess sind. Die Schnittstellen- und die Oberflächenladungen im Transistor haben ihren Zustand während des DC Burn-in Prozesses am meistens geändert. Aber der Transistor erreicht erst nach dem HF Burn-in Prozess seinen stabilen Zustand.

Stressmessungen nach dem Burn-in Prozess

Um analysieren zu können, welchen Einfluss der Burn-in Prozess auf die Transistoren hatte, wurden zwei $4 \times 125 \mu\text{m}$ Transistoren, ein unberührter T_u und ein mit Burn-in T_b mit hoher Eingangsleistung belastet und gemessen.

Die Messungen wurden nach folgendem Muster durchgeführt:

- Eingangsleistung $P_{avs}=0 \text{ dBm}$ für 60 Sekunden an
- Pause für 240 Sekunden (Eingangsleistung aus)
- Strom (260 mA/1 mm) für 120 Sekunden
- Pause für 240 Sekunden (Eingangsleistung aus)

danach wiederholte sich das Verfahren für weitere Eingangsleistungen bis +26 dBm.

Die Abb. 3.9 zeigt die Messergebnisse der beiden Transistoren, T_u und T_b . Die Drainströme (I_{D_u} und I_{D_b}) werden nach dem Leistungsstress beide konstanter. Der Drainstrom bei dem Transistor T_u ändert seinen Wert um 4 mA nach dem Leistungsstress.

In der Abb. 3.10 sind wiederum die Gateströme dargestellt. Im Gegensatz zu den Drainströmen ändern sich diese Ströme nur geringfügig.




Abbildung 3.9: Drainströme nach Stressmessungen für den $4 \times 125 \mu\text{m}$ Transistor als Funktion der Zeit; (a) T_u und (b) T_b .




Abbildung 3.10: Gateströme nach Stressmessungen für $4 \times 125 \mu\text{m}$ Transistor als Funktion der Zeit; (a) T_u und (b) T_b .

Die Messergebnisse der Eingangsleistung und der Ausgangsleistung sind im Anhang B zu sehen.

Die Stressmessungen zeigen, dass sich die Transistoren nach der hohen Belastung unterschiedlich verhalten. Der Transistor T_b zeigt im Vergleich zum Transistor T_u kaum Änderungen in dem Kurvenverlauf nach der Erholungszeit.

Die hier gezeigten Änderungen im Transistor dienen zur Veranschaulichung der Prozesse, welche immer bei den ersten Inbetriebnahme stattfinden. Die

in meiner Arbeit verwendeten Transistoren wurden nicht mit einem Burn-in-Prozess belastet. Daher verhalten sich die Transistoren oftmals unterschiedlich bei den verschiedenen Messungen. Ein Beispiel dafür sind die Stressmessungen. Dabei wird nach dem Stress mit hoher Überlastleistung noch der Einfluss eines Burn-in-Prozesses sichtbar, wie die Abb. 4.32 darstellt. Da die Transistoren herstellungsbedingt nicht in der Lage sind, während ihrer gesamten Lebenszeit ein identisches Verhalten beizubehalten, sollten die LNAs zuerst einem Burn-in-Prozess unterzogen werden. Somit könnte der Einfluss eines solchen Prozesses eliminiert werden.

3.2.5 Erholungszeit nach gepulsten Messungen

Für gepulste Radar-Anwendungen werden LNAs mit niedriger Rauschzahl und hoher Robustheit verwendet. In solchen Systemen ist die übergekoppelte Leistung vom Sender auf den Empfänger der Hauptgrund für die hohe Belastung. Nach der Sendeperiode eines Signals muss der Empfänger wieder sofort einsatzfähig sein. Das bedeutet, dass der LNA als erste Stufe eines Empfängers eine kurze Erholungszeit haben soll. Je nachdem, wo das Radarsystem angewendet wird, werden Erholungszeiten im Mikrosekunden-Bereich benötigt.

Um die Erholungszeit der FBH-Transistoren zu erfassen, wurden zwei Transistortypen ($4 \times 125 \mu\text{m}$ und $12 \times 125 \mu\text{m}$) jeweils mit einer Pulsbreitenantwort von $1 \mu\text{s}$ gemessen. Die Transistoren wurden mit einem hohen Stromwert belastet und über zwei Zeitfenster ($6 \mu\text{s}$ und $1,6 \text{ms}$) gemessen. Die Messschleife betrug insgesamt 10ms .

Die Abb. 3.11 zeigt die Drainströme der beiden Transistoren als Funktion der Zeit. Es wurden jeweils einige Messwerte vor, während und nach der Belastung aufgenommen. Die gemessenen Werte nach der Strombelastung wurden verwendet, um die Erholungszeit der Transistoren zu ermitteln. Als Erholungszeit wurde die Zeit betrachtet, in der der Strom wieder zu seinem Startwert zurückkommt.

Für die beiden Transistoren sind die Messergebnisse für die Belastung mit 300mA ($I_{D_{\text{max}}} = 700 \text{mA/mm}$) in der Tabelle 3.2 zusammengefasst.

Aus der Tabelle ist zu entnehmen, dass sich der $4 \times 125 \mu\text{m}$ Transistor viel schneller gegenüber dem $12 \times 125 \mu\text{m}$ Transistor erholt. Beide Transistoren haben nach $1,6 \text{ms}$ ihren Startwert nicht erreicht. Die Transistoren erholen sich




Abbildung 3.11: Drainströme nach gepulsten Messungen mit $1 \mu\text{s}$ Pulsbreite als Funktion der Zeit; (a) $4 \times 125 \mu\text{m}$ Transistor, und (b) $12 \times 125 \mu\text{m}$ Transistor.

Tabelle 3.2: Ergebnisse der gepulsten Messungen.

Transistortyp	Startwert	nach $6 \mu\text{s}$	nach $1,6 \text{ ms}$
$4 \times 125 \mu\text{m}$	57 mA (104 mA/mm)	89%Startwert	96%Startwert
$12 \times 125 \mu\text{m}$	44 mA (30 mA/mm)	82%Startwert	89%Startwert

aber innerhalb von 10 ms , wie die nächsten Messungen zeigen, bei denen der Startwert wieder erreicht worden ist.

Die gepulsten Messungen zeigen, dass die Transistoren bis zu 10 ms nach der hohen Belastung brauchen, um sich davon zu erholen.

Kapitel 4

Optimierung von GaN LNAs

Dieses Kapitel zeigt den Entwurf und die Messungen verschiedener MMIC LNAs im X- und im C-Band, die im Verlauf meiner Arbeit entstanden sind.

Ausgehend von den Kleinsignalmessungen, S-Parameter und Rauschparameter, wurde zunächst ein LNA im X-Band entworfen und charakterisiert. Dieser Verstärker diente als Startpunkt für die Entwicklung rauscharmer und robuster Verstärker in dieser Promotionsarbeit.

Der Entwurf zeigte wo die FBH GaN-Technologie bezüglich rauscharmer Anwendungen im Vergleich mit anderen Herstellern einzuordnen war, Tab. 4.1. Die etwas erhöhte Rauschzahl von 2,4 dB führte zu einer neuen LNA Entwicklung, wobei die Optimierung der Rauschzahl im Vordergrund stand. So entstand der Transformator LNA, Kap. 4.2.1. Die Rauschzahl sollte minimiert werden, indem die beiden Spulen, welche für die Anpassung und für die Source-Degeneration verwenden wurden, miteinander gekoppelt worden sind. Aufgrund des geometrischen Aufbaus unserer Transistoren mit zwei symmetrischen Source-Anschlüssen war eine verlustlose Verbindung zwischen den Transistor und den Transformator nicht möglich und die erhofften Verbesserungen sind nicht eingetreten. Eine weitere Maßnahme zur Minimierung der Rauschzahl wurde durch ein geändertes Transistorlayout, Kap. 4.2.2 vorgenommen.

Der entscheidende Punkt in meiner Promotionsarbeit war die Entwicklung und Charakterisierung hoch robuster LNAs. Der Verstärkerentwurf in [14] hat gezeigt, dass das Einfügen eines Widerstandes in der Gate-Bias-Schaltung die Robustheit eines LNAs deutlich verbessern kann. Basierend auf den Vorteilen dieses Prinzips habe ich ein neues Konzept, Kap. 4.3, zum Eigenschutz gegen

hohe Eingangsleistungen entwickelt, hergestellt und gemessen. Diese LNAs lieferten sehr gute Ergebnisse in Bezug auf die Robustheit und stellen mit den erzielten Werten einen weltweiten Bestwert dar [8]. Um die LNA-Chips mit solchen hohen Eingangsleistungen messen zu können, wurden die einzelnen Chips in eine hybride $50\ \Omega$ Test-Fixture eingebaut. Dieser Aufbau wird in Kapitel 5 näher beschrieben.

4.1 Hoch linearer LNA für X-Band Anwendungen

In diesem Abschnitt wird der Entwurf eines hoch linearen LNAs beschrieben, von der Entwicklung bis zu den Messungen und der Charakterisierung der Ergebnisse. Für die Verstärkerentwicklung wurde ein FBH-Transistor verwendet, welcher für Leistungsanwendungen optimiert worden ist.

4.1.1 Schaltungsdesign

Der rauscharme Verstärker wurde als zweistufiger Verstärker in koplanarer Leitungstechnologie entworfen. Das Ziel dieser Entwicklung war, eine minimale Rauschzahl zu erreichen, mit einem guten Kompromiss zwischen großer Bandbreite, guter Eingangs- und Ausgangsanpassung.

Für den Entwurf des rauscharmen Verstärkers wurde ein GaN HEMT der Größe $2 \times 125\ \mu\text{m}$ genommen. Es wurde ein optimaler Arbeitspunkt mit einer Drain-Source-Spannung von $U_{\text{DS}}=15\ \text{V}$ und einem Ruhestrom von $I_{\text{D}}=45\ \text{mA}$ ($25\% I_{\text{D,max}}$) gewählt, welcher zusätzlich eine hohe Linearität garantieren soll.

Das Blockschaltbild des entworfenen LNAs ist in Abb. 4.1 dargestellt.

Die erste Verstärkerstufe wurde für die Rauschanpassung optimiert, während die zweite Stufe für hohe Ausgangsleistungen und Linearität ausgelegt wurde. Die beiden Stufen haben jeweils eine Induktivität in der Drain-Source-Verbindung, um die Rauschzahl und die Eingangsanpassung zu verbessern. Die Bias-Schaltung ist so entwickelt, dass eine absolute Stabilität über den Arbeitsfrequenzbereich gewährleistet ist. Zusätzlich wurde ein Widerstand in die Gate-Source-Spannungszuführung eingefügt, um die Robustheit der Schaltung zu erhöhen [14].




Abbildung 4.1: Blockschaltbild des zweistufigen LNAs.

Die Schaltungssimulationen basierten auf Kleinsignalmessungen. Das verwendete Transistormodell ist aus den Messungen extrahiert. Für die Beschreibung der Rauscheigenschaften wurde das Pospieszalski Rauschmodell benutzt [34]. Die Modelle für die passiven Elemente, wie Spiralspulen, MIM Kondensatoren und NiCr Widerstände, standen in der FBH-Koplanar-Design-Bibliothek zur Verfügung.

In der Abb. 4.2 ist ein Bild des entwickelten LNAs zu sehen. Alle DC-Spannungszuführungen sind on-chip integriert. Das MMIC hat die Abmessungen von $2.5\text{ mm} \times 2\text{ mm}$.




Abbildung 4.2: Das Foto des entwickelten MMIC LNAs.

4.1.2 Messungen

In diesem Abschnitt werden die Messergebnisse für den Verstärker dargestellt und analysiert.

Die Kleinsignalparameter und das Rauschmaß sind in Abb. 4.3 dargestellt. Der LNA zeigt eine sehr gute Eingang- und Ausgangsreflexionsdämpfung mit Werten besser als 10 dB im Frequenzbereich von 8 GHz bis 16 GHz. Das Rauschmaß ist kleiner 3 dB von 5 GHz bis 14 GHz. Die niedrigsten Werte für das Rauschmaß, um 2,3 dB, wurden von 8 GHz bis 10 GHz gemessen, dort wo der Verstärker für minimales Rauschen angepasst worden ist. Dieses Verhalten ist in Abb. 4.3 (b) zu sehen, wo das minimale Rauschmaß F_{\min} des Verstärkers zusammen mit dem $50\ \Omega$ Rauschmaß F des LNAs dargestellt ist.




Abbildung 4.3: LNA Messungen für $U_{DS}=15\ \text{V}$ und $I_D=45\ \text{mA}$; (a) S-Parameter und (b) $50\ \Omega$ Rauschmaß F und minimales Rauschmaß F_{\min} .

Obwohl der Transistor in einem Arbeitspunkt betrieben wird, welcher für hohe Linearität geeignet ist, wurde hiermit gezeigt, dass das gemessene Rauschmaß auch für rauscharme Verstärker konkurrenzfähig ist, wie die Tabelle 4.1 darstellt.

Zur vollständigen Charakterisierung wurden die Großsignaleigenschaften bestimmt. Die Abb. 4.4 stellt die Ausgangsleistung als Funktion der Eingangsleistung gemessen bei 8 GHz bzw. bei 10 GHz dar.

Die Zweitton-Messungen zur Bestimmung vom $OIP3$ wurden mit 10 MHz Abstand bei 8 GHz und bei 10 GHz durchgeführt. Die Abb. 4.5 zeigt die Mes-




Abbildung 4.4: Ausgangsleistung des LNAs gemessen bei 8 GHz und bei 10 GHz.

sungen, welche mit demselben Arbeitspunkt durchgeführt worden sind wie die vorherigen Kleinsignal-Messungen. In der Grafik sind die Ausgangsleistung der Grundwelle P_{out} , der Abstand zwischen der Ausgangsleistung der Grundwelle und der Ausgangsleistung der dritten Harmonischen $IM3$, und der extrapolierte Intercept-Punkt dritter Ordnung am Ausgang $OIP3$ dargestellt. Die extrapolierten $OIP3$ -Werte sind für jeden der einzelnen gemessenen Punkte der Eingangsleistung berechnet. Bei 8 GHz wurde ein $OIP3$ -Wert von 28 dBm für eine P_{1dB} -Leistung von 20 dBm und bei 10 GHz ein herausragender $OIP3$ Wert von 39 dBm für eine P_{1dB} -Leistung von 27 dBm berechnet. Diese Werte zeigen, dass der LNA sehr linear arbeitet, und dass er ein guter Kandidat für Empfängersysteme ist.

Die Messergebnisse sind in der Tabelle 4.1 zusammen gefasst und bei der Konferenz „International Symposium on Signals, Systems and Electronics“ veröffentlicht [35].

Bezüglich der Robustheit wurden Messungen bei 2 GHz, 3 GHz, 4 GHz, 6 GHz, 8 GHz und 10 GHz mit einer hohen Eingangsleistung durchgeführt. Die Eingangsleistung wurde dabei schrittweise von 0 dBm, 10 dBm, 20 dBm bis auf 37 dBm erhöht, wobei ab 30 dBm die Schrittweite auf 1 dB reduziert worden ist. Während der Stressmessungen wurden die Werte der Drain- und Gateströme gespeichert, um das Verhalten des LNA zu analysieren. Nach jedem Leistungsschritt wurde die Eingangsleistung ausgeschaltet und die Funktionalität des LNAs überprüft. Dabei wurden die Verstärkung und die Ausgangsleistung ge-




Abbildung 4.5: LNA Intermodulation-Messungen ($\Delta f=10$ MHz) und extrapolierte OIP3; (a) 8 GHz und (b) 10 GHz.

Tabelle 4.1: Stand der Technik linearen LNA.

Referenz	Gatelänge (μm)	Frequenz (GHz)	S_{21} (dB)	S_{11} (dB)	F (dB)	OIP3 (dBm)	$P_{1\text{dB}}$ (dBm)
[36]	4×75	8–11	20	-10	2,5	–	17
[37]	4×75	4–16	11	-10	2	24	–
[38]	4×75	8–11	20	-5	2,5	–	20
dieser LNA	2×125	6–12	14	-10	2,4	39	27

messen. Auch die Ruheströme wurden in diesem Schritt analysiert, insbesondere der Gatestrom, ob er seinen ursprünglichen Zustand wieder annimmt.

In der Abb. 4.6 sind die Drain- und Gateströme der beiden Stufen als Funktion der Eingangsleistung dargestellt. Der Drainstrom steigt mit der Eingangsleistung bis zu einem bestimmten Wert. Bei dieser Leistung beginnt am Gate ein Strom zu fließen und verschiebt den Arbeitspunkt zu negativeren Werten. Gleichzeitig reduziert sich der Drainstrom. Der Gatestrom steigt stetig mit der Eingangsleistung bis zu einem Wert, bei dem die Durchbruchspannung am Gate erreicht wird. Um die Robustheit am Gate zu erhöhen, wurde in der Bias-Schaltung ein Widerstand verwendet. Dadurch wird die Gate-Source-Spannung weiter hin zu negativeren Werten geschoben bis der Durchbruch

stattfindet.




Abbildung 4.6: Ströme der beiden Stufen während der Robustheitsmessung; (a) I_D und (b) I_G .

Zwischen den Stressschritten wurden die Verstärkung und die Ausgangsleistung gemessen. Wie in den Abbildungen zu sehen ist, ändert der Verstärker ab einer Eingangsleistung von 37 dBm sein Verhalten deutlich.




Abbildung 4.7: Verstärkung und Ausgangsleistung zwischen den Stressschritten; (a) Verstärkung und (b) P_{out} .

Während der Stressmessungen änderte die Pinch-off Spannung ihren ursprünglichen Wert. Dieses Verhalten ist ein Effekt des Burn-in Prozesses am Transistor, wie in Kap. 3.2.4 beschrieben worden ist. Daher wurde nach den

Stressmessungen der Ruhestrom über die Gate-Source-Spannung nachgeregelt, sodass am Drain 45 mA fließen. Mit dieser Regelung lieferte der LNA wieder vergleichbare Ergebnisse ohne eine Beeinträchtigung seiner Funktionalität.

Der LNA bestand den Stresstest mit bis zu 40 dBm an seinem Eingang ohne Änderungen seiner Funktionalität, wie die Post-Stress Messungen zeigen, Abb. 4.8.




Abbildung 4.8: Gemessene LNA-Parameter vor und nach dem Stress; (a) S-Parameter und (b) Rauschmaß.

Die Messergebnisse und die Eigenschaften bei der Robustheit gegen Übersteuerung am Eingang wurden bei einem European Space Agency (ESA) Workshop veröffentlicht.

4.2 Minimierung der Rauschzahl

4.2.1 Transformator-LNA

Dieser Abschnitt beschreibt die Entwicklung eines LNA mit einem Leitungstransformator in der Anpassschaltung.

Die Verstärker-Grundschialtung wurde im vorigen Abschnitt gezeigt. Für die Realisierung der Anpassung wurden einige Spulen verwendet, die eine geringere Güte haben und unerwünscht die Rauschzahl dieser Verstärker erhöhen. Um die zusätzlichen Verluste in der Schaltung minimal zu halten, wurde die Topologie von Cantz [39] verwendet, welche als ‘Zwischenbasis Schaltung’ bekannt ist.

Dabei werden die Source-Degeneration Spule und die Spule, die für die Anpassung verwendet wurde, miteinander gekoppelt. Diese Zusammenschaltung unterstützt auch die gleichzeitige Rausch- und Leistungsanpassung.

Durch den symmetrischen Aufbau haben die FBH-Transistoren zwei Source-Anschlüsse. An jedem dieser Anschlüsse wurde eine Spule für die Source-Degeneration benutzt. Die beiden Spulen sollen mit der Spule in der Anpassschaltung gekoppelt werden. Dabei entstehen zwei Koppelkreise, wie Abb. 4.9 zeigt.




Abbildung 4.9: Skizze der Koppelkreise.

Die Spule im Anpassnetzwerk hat einen Wert von 0,53 nH mit einem parasitären Widerstand von $1,3\ \Omega$. Damit ist der Gütefaktor bei 10 GHz wie folgt berechnet:

$$Q = \frac{2\pi fL}{R} \approx 20 \quad (4.1)$$

mit der Frequenz f , der Spule L und der parasitären Verluste in der Spule R . Um beide Koppelkreise zu realisieren und die Symmetrie zu behalten, wurde eine zweite Spule parallel dazu geschaltet. Daher wird für einen Koppelkreis jeweils eine Spule von 0,53 nH mit einer Source-Degeneration Spule von 0,43 nH mit einem parasitären Widerstand von $1,5\ \Omega$ und $Q=20$ gekoppelt, Abb. 4.9. Der Koppelfaktor zwischen der beiden Spulen muss zwischen 0,2 und 0,3 gewählt werden, um die gewünschten Induktivitätswerte am Gate, 1,06 nH, und

am Drain, $0,43 \text{ nH}$, zu realisieren, bei gleich gebliebenem Gütefaktor von 20. Dadurch sollen die Verluste und somit das Rauschen minimiert werden.

Der Transformator wurde mit Hilfe der elektromagnetischen Simulationen mit dem Programm *Computer Simulated Technology* (CST) entwickelt und dimensioniert. Unter der Voraussetzung, dass jede Spiral-Spule und jeder Anschluss Kapazitäten aufweist, wurde nur der innere Transformator entworfen. Zwischen Source und Gate wurde eine Hauptinduktivität definiert. Die Induktive Kopplung findet zwischen den Hauptinduktivitäten statt, und die kapazitive Kopplung wird durch die Verkopplung der Kapazitäten hervorgerufen. Es wurden verschiedene Topologien für die Realisierung eines Transformators berechnet. Dabei wurden unterschiedliche Abstände zwischen den Leitungen getestet. Der Transformator wurde mit vier Anschlüssen und jeweils einer Luftbrücke entwickelt und ist in der Abb. 4.10 dargestellt.




Abbildung 4.10: Skizze des Transformators.

Die Idee, einen kompakten und verlustlosen Transformator zu entwickeln, war praktisch nicht möglich zu realisieren. Der Transformator ist mit den Abmessungen von $320 \mu\text{m} \times 520 \mu\text{m}$ ziemlich groß im Vergleich zu der Spule am Gate, mit den Abmessungen von $230 \mu\text{m} \times 215 \mu\text{m}$, geworden. Die Anschlüsse zu den beiden Source-Kontakten sind in koplanarer Leitungstechnik realisiert worden, welche wiederum Verluste in Höhe von $0,3 \text{ dB}$ bei 10 GHz in die Schaltung bringen. Der entworfene LNA mit dem Transformator in der Anpassschaltung ist in Abb. 4.11 abgebildet.




Abbildung 4.11: Das Foto des entwickelten MMIC Transformator LNA.

Ergebnisse

Trotz der erheblichen Baugröße wurde der Transformator LNA entworfen, gemessen und charakterisiert. Die gemessenen Parameter wurden mit den Parametern des Schaltungsentwurfes des vorher entwickelten LNAs verglichen, da die beiden Schaltungen bis auf den Transformator identisch sind.

Für den Betrieb wurde ein Arbeitspunkt mit einer Drain-Source-Spannung von $U_{DS}=15\text{ V}$ und einem Ruhestrom von $I_D=45\text{ mA}$ gewählt. Die Kleinsignalparameter, wie S-Parameter und Rauschmaß, sind in Abb. 4.12 dargestellt.




Abbildung 4.12: Transformator LNA Messungen für $U_{DS}=15\text{ V}$ und $I_D=45\text{ mA}$ für beiden Stufen; (a) S-Parameter und (b) $50\ \Omega$ Rauschmaß, F , und minimales Rauschmaß, F_{min} .

Die Kleinsignal-Messungen zeigen sehr ähnliche Ergebnisse zwischen den beiden LNAs, 4.1.2. Das Rauschmaß hat sich nicht verbessert, obwohl dies

die ursprüngliche Intention der Transformator-Idee war. Für die Realisierung der Verbindung zwischen den Source-Anschlüsse und den Transformator sind zusätzliche koplanare Leitungen notwendig, welche die Rauschzahl wiederum verschlechtert haben.

Die Zweitton-Messungen wurden bei 8 GHz und bei 10 GHz mit einem Signalabstand von 10 MHz durchgeführt. In der Grafik sind die Ausgangsleistung der Grundwelle P_{out} , der Abstand zwischen der Ausgangsleistung der Grundwelle und der Ausgangsleistung der dritten Harmonischen $IM3$, und der extrapolierte Intercept-Punkt dritter Ordnung am Ausgang $OIP3$ dargestellt. Bei 8 GHz wurde einen $OIP3$ Wert von 31 dBm für eine $P_{1\text{dB}}$ Leistung von 22 dBm und bei 10 GHz einen $OIP3$ Wert von 35 dBm für eine $P_{1\text{dB}}$ Leistung von 23 dBm berechnet. Aus den Messungen geht hervor, dass diese Schaltungsvariante für Empfängersysteme geeignet ist.




Abbildung 4.13: Transformator-LNA Zweitton-Messungen mit $\Delta f=10$ MHz und extrapolierte $OIP3$; (a) 8 GHz und (b) 10 GHz.

In der folgenden Tabelle sind die Messergebnisse der beiden rauscharmen Verstärker zusammengefasst. Die Messungen zeigen auch, dass diese Verstärker sich ähnlich verhalten. Das Rauschen ist für den Transformator-LNA etwas höher gegenüber dem hochlinearen LNA. Die Verstärkung ist für beide LNAs gleich groß. Der hochlineare LNA zeigt bei 10 GHz bessere $OIP3$ -Werte im Vergleich zum Transformator-LNA.

Mit dem Transformator Konzept konnten die Rauscheigenschaften nicht verbessert werden. Das hat sich schon während des Transformator Designs

Tabelle 4.2: Vergleich zwischen hochlinearen LNA und Transformator-LNA.

Frequenz	8 GHz				10 GHz			
Parameter	F (dB)	S_{21} (dB)	P_{1dB} (dBm)	$OIP3$ (dBm)	F (dB)	S_{21} (dB)	P_{1dB} (dBm)	$OIP3$ (dBm)
Hochlinearer LNA	2,3	18,1	22,1	28	2,4	13,7	23	39
Transformator-LNA	2,4	18	22,6	31	2,5	13	23,1	35

gezeigt, wo es schwierig war, eine kompakte und verlustarme Struktur zu realisieren. Durch die Leitungen für die Source-Anschlüsse haben sich zusätzliche Verluste als Rauschteile addiert, und somit ist das Rauschmaß des Transformators-LNA höher gegenüber dem hochlinearen LNA.

4.2.2 Transistorlayout

Da die Änderungen der Verstärkerbeschaltungen keine deutliche Verbesserung der Rauschzahl gezeigt haben, blieb nur eine Maßnahme zur Minimierung der Rauschzahl übrig und zwar Änderungen an dem Transistor selber.

Die Rauschzahl eines LNAs wird neben der Prozesstechnologie wesentlich durch den Entwurf der intrinsischen und der extrinsischen Parameter des Transistors beeinflusst, wie im Kap. 3.2.1 beschrieben worden ist. R_g und R_s skalieren unmittelbar mit Änderungen an der Gate-Peripherie. Andere Änderungen in den Transistorabmaßen, wie z.B. kürzere Gatefinger verbessern die Rauschzahl und die Verstärkung durch die damit verbundene Verringerung des Gatewiderstandes. Größere Gateweiten oder mehrere Gatefinger steigern die Transkonduktanz g_m des Transistors [29].

Für diese Analyse wurden die intrinsischen HEMT Parameter als konstant angenommen, weil nur kleine Änderungen an der Gateweite angewandt wurden und dadurch die Gatelänge und die epitaxische Struktur am Gate unbeeinflusst geblieben sind.

Die extrinsischen Parameter haben wiederum einen wesentlichen Einfluss auf die Rauscheigenschaften. Zwei thermische Rauschquellen vom Gate- und Source-Widerstand sind von großer Bedeutung, da diese sich am Transistoreingang befinden, wie in Abb. 4.14 dargestellt. Für die Optimierung des Rauschens müssen die beiden Widerstände am Gate und am Drain verringert werden.




Abbildung 4.14: Extrinsische Parameter eines HEMTs.

Der Gatewiderstand R_g ist der Widerstand des Gatefingers. Längere Gateweiten der einzelnen Gatefinger erzeugen höhere Widerstandswerte als kürzere Gateweiten. Die Parallelschaltung mehrerer Gatefinger sollte wiederum den Gatewiderstand reduzieren.

Der Source-Widerstand R_s wird durch zwei Effekte verursacht: dem ohmschen Kontakt an der Source und dem Metall-Halbleiter-Kontakt des zweidimensionalen Elektronengases. Diese Widerstände können nicht geändert werden, ohne in die Prozesstechnologie einzugreifen. Ein erheblicher Anteil des R_s ist durch das Halbleitermaterial zwischen dem Source-Kontakt und dem Kanal unter dem Gate bedingt. Demzufolge wurden mehrere Layout-Variationen mit vermindertem Gate-Source-Abstand hergestellt.

Um den FBH-Transistor auch für rauscharme Anwendungen attraktiv zu machen, wurden folgende Änderungen im Transistorlayout vorgenommen:

- die Gateweite von $125\ \mu\text{m}$ auf $50\ \mu\text{m}$, Verringerung des Gatewiderstandswertes.
- der Gate-Source-Abstand von $1\ \mu\text{m}$ auf $0,25\ \mu\text{m}$, Verringerung des Sourcewiderstandes.

Es wurden fünf Layout-Variationen des HEMTs untersucht, welche auf demselben Wafer prozessiert worden sind. Neben dem Standard-Transistor, dem $4 \times 125\ \mu\text{m}$ mit einem Gate-Source-Abstand von $1\ \mu\text{m}$, wurden noch weitere vier Transistoren analysiert: $8 \times 50\ \mu\text{m}$ und $12 \times 50\ \mu\text{m}$ mit jeweils einem Gate-Source-Abstand von $1\ \mu\text{m}$ bzw. $0,25\ \mu\text{m}$.

Kleinsignal-Parameter

Die extrahierten Widerstände der Kleinsignal-Messungen sind in der Abb. 4.15 dargestellt. Die roten Quadrate zeigen den Standard-Transistor, die leeren grünen Dreiecke stellen die Transistoren mit einem Gate-Source-Abstand (SG) von $1\ \mu\text{m}$ dar, und die vollen blauen Dreiecke zeigen die Transistoren mit einem Gate-Source-Abstand von $0,25\ \mu\text{m}$.




Abbildung 4.15: Extrahierte (a) R_g und (b) R_s von Kleinsignal-Messungen für verschiedene Transistortypen und Gate-Source-Abstände (SG= $1\ \mu\text{m}$ und SG= $0,25\ \mu\text{m}$).

R_g ist durch die Verkürzung der Gateweite und die Parallelschaltung mehrerer Gatefinger deutlich verkleinert worden. Durch die Layoutänderung von $4 \times 125\ \mu\text{m}$ zur $12 \times 50\ \mu\text{m}$ Transistorweite reduzierte sich der Widerstand auf ein Drittel.

R_s ist von der Gateweite und von dem Gate-Source-Abstand abhängig. Die Widerstandswerte sind für den Gate-Source-Abstand von $1\ \mu\text{m}$ 1,4 mal höher als für den Transistor mit einem Gate-Source-Abstand von $0,25\ \mu\text{m}$.

Die Transkonduktanz g_m und die Transitfrequenz f_T sind kaum durch die Layoutänderungen beeinflusst. g_m hängt hauptsächlich von der Gateweite ab und verbessert sich geringfügig mit der Reduzierung des Gate-Source-Abstandes. f_T zeigt nur für den $4 \times 125\ \mu\text{m}$ Transistor einen höheren Wert im Vergleich mit den anderen Variationen. Einer der Gründe ist das Fehlen der Source-Feldplatte am $4 \times 125\ \mu\text{m}$ Transistor.




Abbildung 4.16: Extrahierte (a) g_m und (b) f_T von Kleinsignal-Messungen für verschiedene Transistortypen und Gate-Source-Abstände (SG=1 μm und SG=0,25 μm).

Analyse des Rauschens

Die Rauschparameter sind über einen Frequenzbereich von 4 GHz bis 12 GHz gemessen worden. Die Rauschparameter sind so extrahiert, dass eine Analyse der minimalen Rauschzahl F_{\min} mit Hilfe der Fukui-Formel [40] möglich ist:

$$F_{\min} = 1 + K_f f C_{gs} \sqrt{\frac{(R_g + R_s)}{g_m}} \quad (4.2)$$

mit dem Korrekturfaktor K_f , der Arbeitsfrequenz f , der Gate-Source Kapazität C_{gs} , dem Gatewiderstand R_g , dem Sourcewiderstand R_s und der Transkonduktanz g_m .

Die gemessenen minimalen Rauschmaße für die drei Transistortypen mit jeweils einen Gate-Source-Abstand von 0,25 μm sind in der Abb. 4.17 dargestellt. Die Werte sind mit einem Drainstrom von 180 mA/mm und einer Drain-Source-Spannung $U_{DS}=15 \text{ V}$ aufgenommen worden.

Der Korrekturfaktor K_f beschreibt die Rauscheigenschaften der verwendeten Technologie. Für unsere Untersuchung stellte sich heraus, dass $K_f=1,1$ konstant für alle Transistortypen ist. Die bei 10 GHz mit der Fukui-Formel berechneten minimalen Rauschmaße sind in der Abb. 4.18 gezeigt.

Der Transistor $12 \times 50 \mu\text{m}$ zeigt wie erwartet die niedrigsten R_g - und R_s -Werte. Durch die Reduzierung der Finger-Gateweite und die Parallelschaltung mehrerer Gatefinger verbessert sich das Rauschmaß mehr als durch die Verkürzung des




Abbildung 4.17: Gemessene F_{\min} über die Frequenz für verschiedene Transistortypen mit einem Gate-Source-Abstand von $SG=0,25 \mu\text{m}$.




Abbildung 4.18: Simuliertes minimales Rauschmaß über den Drainstrom bei 10 GHz (a) Reduzierung der Gateweite und (b) Reduzierung des Gate-Source-Abstandes.

Gate-Source-Abstandes. Der maximale Unterschied im Rauschen zwischen $4 \times 125 \mu\text{m}$ und $12 \times 50 \mu\text{m}$ mit demselben Gate-Source-Abstand von $0,25 \mu\text{m}$ beträgt $0,3 \text{ dB}$. Andererseits ist die Verbesserung durch die Reduzierung des Gate-Source-Abstandes nur $0,1 \text{ dB}$.

Analyse vom Durchbruch am Gate

Die Durchbruch-Spannungs-Messungen wurden durchgeführt, um die Spannungsfestigkeit am Gate der jeweiligen Transistoren zu untersuchen. Bei den Messungen wurde der Gatestrom I_G über der Gate-Source-Spannung U_{GS} für eine offene Drain-Source-Spannung U_{DS} aufgenommen, wie die Abb. 4.19 zeigt.




Abbildung 4.19: Gate-Source-Strom als Funktion der Gate-Source-Spannung für verschiedene Transistor-Gateweiten (offenes Drain) und Gate-Source-Abstände (SG=1 μm und SG=0,25 μm).

Die Transistoren mit einem Gate-Source-Abstand von 0,25 μm zeigen eine Durchbruchspannung von 30 V. Die Transistoren mit einem Gate-Source-Abstand von 1 μm zeigen Werte besser als 60 V. Für die Entwicklung robuster rauscharmer Verstärker ist eine Reduzierung des Gate-Source-Abstandes deshalb keine optimale Wahl, weil dadurch die Robustheit dieser Verstärker stark reduziert wird.

Die Tabelle 4.3 zeigt zusammengefasst die erreichten Ergebnisse bei den verschiedenen Variationen der Transistorlayouts.

Für die Entwicklung rauscharmer Verstärker, die sowohl niedrige Rauschzahlen als auch eine hohe Robustheit aufweisen sollen, muss wiederum ein Kompromiss gefunden werden. Wie in den letzteren Abbildungen zu sehen ist, passt jeweils ein anderer Transistor zu den gewünschten Eigenschaften.

Die Transistoren mit einem geringeren Gate-Source-Abstand zeigen zwar ein niedriges Rauschmaß, aber die Spannungsfestigkeit ist eher gering.

Tabelle 4.3: Ergebnisse der Layoutänderung eines Transistors bei 10 GHz.

Transistortyp	F (dB)	U_{GS} (V)
4×125 μm mod	1,4	-58
4×125 μm SG025	1,7	-25
8×50 μm SG1	1,2	-78
8×50 μm SG025	1,15	-38
12×50 μm SG1	1,35	-70
12×50 μm SG025	1,1	-35

Der beste Kompromiss zwischen minimalem Rauschen und hoher Robustheit kann mit Transistoren mit einem Gate-Source-Abstand von 1 μm gefunden werden.

4.3 Robuster LNA (LNA5A)

Das Ziel dieser Arbeit ist es, Konzepte und Schaltungen zu entwickeln, um den LNA sehr robust gegenüber hohen Pegeln am Eingang zu machen. Die Rauscheigenschaften sollten dabei möglichst nicht beeinträchtigt werden.

Dieser Abschnitt beschreibt dafür ein neues Konzept für die Realisierung robuster LNAs. Das Konzept baut auf den entwickelten rauscharmen LNA Schaltungen des FBH und auf den in CMOS-Technologie realisierten stacked-Transistor-Strukturen auf.

In dem Paper [14] wurde der Einfluss des Gatewiderstandes in der Gate Bias-Schaltung auf die Robustheit analysiert. Das dort verwendete Prinzip ist wie folgt zu erklären. Wenn die Spannungsschwingung am Gate hoch genug ist, dass die Betriebsspannung kurzzeitig in positiver Richtung abfällt, wird ein DC-Strom von der Quelle erzeugt. Dieser Strom verursacht einen Spannungsabfall über dem Widerstand, welcher die Gate-Source-Spannung weiter reduziert. Durch die Reduzierung der Gate-Betriebspannung wird auch die anliegende Hochfrequenzspannung zu einer niedrigen Spannung hin verschoben. In dieser Wechselwirkung reduziert sich der Gatestrom. Wird die HF-Spannung am Eingang weiterhin erhöht, verschieben sich die Spannungen weiter zu negativen

Werten, bis irgendwann der Durchbruch am Gate stattfindet.

Das stacked-Transistor-Prinzip ist in der CMOS-Technologie für Leistungsanwendungen weit verbreitet, wo am Ausgang die Leistung vorteilhaft erhöht werden kann. Durch die gleichmäßige Aufteilung der DC- und HF-Spannungen auf die verwendete Anzahl der Transistoren und durch die in-Phase Spannungen zwischen Gate-Source und Drain-Source lassen sich die folgenden Vorteile nachweisen [41]:

- Erhöhung des Lastwiderstandes am Ausgang und der Ausgangsleistung durch eine geeignete Auswahl der stacked-FET Geometrie und der Anzahl der stacked Transistoren.
- Reduzierung der Gate-Drain Kapazität C_{gd} .

Das stacked-FET Prinzip ist auch in [42] beschrieben. Dort werden die CMOS-Technologie Einschränkungen, wie die niedrige Durchbruchspannung, die hohe Knee-Spannung und lange Transformationswege für die Ausgangsimpedanz, durch die stacked-Topologie verbessert.

Die Schaltung des Leistungsverstärkers ist in der Abb. 4.20 dargestellt.




Abbildung 4.20: Skizze des stacked-FET Leistungsverstärker [42].

Am Eingang ist der Transistor mit common-source Topologie geschaltet, und am Ausgang bilden die drei stacked-FET mit common-gate Topologie eine serielle Verbindung, welche die Addition der Ausgangsschwingung in-Phase ermöglicht. Zusätzlich ist am Eingang jedes Transistors eine externe Kapazität geschaltet, welche die HF-Spannungsschwingung am Gate jedes einzelnen

Transistors zulässt. Die externen Kapazitäten am Gate C_2 , C_3 und C_4 , bilden mit den internen Kapazitäten C_{gs} des jeweiligen Transistors einen kapazitiven Spannungsteiler. Die Kapazitäten C_2 , C_3 , C_4 sind so dimensioniert, dass die Ausgangsimpedanzen Z_{s2} , Z_{s3} und Z_{s4} gleich den optimalen Widerstand für maximale Leistung R_{opt} , $2R_{opt}$, $3R_{opt}$ entsprechen. Die optimale Lastimpedanz am Ausgang ist $4R_{opt}$. Diese Dimensionierung führt zu einer gleichen Aufteilung der Spannungsschwingung am Drain-Source-, Drain-Gate- und Gate-Source-Anschluss, während sich die absolute Spannungsschwingung am Ausgang bezogen auf den Masseanschluss verdreifacht.

Diese stacked-FET Topologie bringt in CMOS-Technologie folgende Vorteile:

- erlaubt die Verwendung höherer Betriebsspannungen.
- erhöht die Ausgangsimpedanz und somit reduziert sich der Transformationsweg an $50\ \Omega$ und die damit verbundenen Verluste.
- erhöht die Effizienz.

Die Idee, die DC- und HF-Spannungsschwingung gleichmäßig auf die Anzahl der Transistoren zu verteilen, wurde für ein neues Konzept für robuste, rauscharme Verstärker verwendet. Der kapazitive Spannungsteiler wird beim LNA am Eingang genutzt, um im Fall einer Überlast die eintreffende HF-Leistung gleichmäßig auf die Transistoren aufzuteilen. Der Verstärker wird in einen Zustand gebracht, in dem er gut geschützt ist. Das Prinzip hat das Potential die Robustheit eines LNAs zu steigern.

Der stacked LNA wurde mit zwei stacked Transistoren entworfen. Der Transistor T_2 hat seinen Source-Kontakt mit dem Drain-Kontakt des Transistors T_1 verbunden. Ein Spannungsteiler ist den beiden seriell verbundenen Transistoren vorgeschaltet. Der Spannungsteiler zusammen mit der Bias-Schaltung am Gate soll im Überlastfall die Gate-Source-Spannung begrenzen und so den LNA und die nachfolgenden Stufen eines Empfängers schützen.

Die Skizze der Transistoranordnung ist in Abb 4.21 dargestellt.

Im Überlastfall verhält sich generell ein GaN-HEMT wie folgt: wenn der Gatekontakt mit negativer Spannung betrieben wird, so wird er gesperrt und stellt am Gate und Drain einen offenen Schalter dar. In diesem Fall fließen auch keine Ströme, und die Eingangsleistung wird reflektiert. Dadurch kann




Abbildung 4.21: Skizze der stacked Transistoren.

der Transistor nur durch einen Durchbruch zwischen Gate und Source mit zu hoher Spannung zerstört werden.

Bei den neu entworfenen stacked Transistoren erfolgt die Abschaltung des Transistors bei Überlast mittels der Gate Bias-Schaltung. In dieser Schaltung wurden die R_1 Widerstände, jeweils mit einem Wert von $2\text{ k}\Omega$, angeschlossen. Treten am Gate hohe Eingangsleistungen auf, wird ein hoher Spannungshub erzeugt, und die Gate-Diode wird kurzzeitig in Flussrichtung betrieben. Damit fließt ein Gleichstrom am Gate. Dieser Strom verursacht jeweils einen Spannungsabfall über die Widerstände R_1 . Die negative Bias-Spannung unterhalb des Schwellenwertes baut sich auf und sperrt den Transistor. Die Durchbruchspannungen verdoppeln sich, und die Eingangsleistung erhöht sich entsprechend. Für die FBH Transistoren wurden Durchbruchspannungen am Gate von etwa 80 V gemessen, wie in Kapitel 4.2.2 gezeigt wurde. Für das neue Konzept bedeutet das, dass sich die Durchbruchspannung zwischen Gate und Source auf 160 V erhöhen könnte.

Die Kapazitäten, C_1 und C_2 , im Spannungsteiler müssen so dimensioniert werden, dass bei Überlast die Eingangs-Überspannung entsprechend gleichmäßig und in Phase an den Gate-Source Kontakten aufgeteilt wird. Gleichzeitig verändert die Bias-Schaltung die Arbeitspunkte der Transistoren, sodass ein Teil der Eingangsleistung reflektiert wird und somit der LNA sich selber schützt.

Die Simulationen wurden mit ADS durchgeführt. Die Kleinsignalbetrieb-Simulationen beruhen auf den S- und Rauschparameter-Messungen. Da kein

Großsignal Rauschmodell vorhanden ist, wurde für den nichtlinearen Betrieb das FBH Großsignalmodell basierend auf dem Chalmers Modell verwendet.

Bei der Schaltungssimulation wurden zuerst die stacked Transistoren für den Großsignalbetrieb für die Robustheit dimensioniert. Es wurden zwei Möglichkeiten für die Zuführung der DC-Spannungen am Gate verfolgt:

- a) die Gate-Source-Spannungseinspeisung der beiden Transistoren zusammen legen. Im DC-Betrieb sind die jeweiligen Gate-Source-Spannungen an den stacked Transistoren unterschiedlich, aber in HF-Betrieb teilen sich diese Spannungen mit Hilfe des Spannungsteilers gleichmäßig auf. Der Transistor T_1 arbeitet als Schalter. Im Kleinsignalbetrieb ist vom Transistor nur der ON-Widerstand R_{ds} sichtbar. Wenn dieser Widerstand nur wenige Ω groß ist, ist die Rauschzahl auch gering. Im Überlastfall schaltet der Transistor, und durch eine Verschiebung der Gleichspannungen teilt sich die Eingangsspannung symmetrisch auf die stacked Transistoren auf.
- b) die Gate-Source-Spannungseinspeisung getrennt ausführen und an zwei verschiedene Spannungen legen. In diesem Fall teilt sich die Gate-Source-Spannung mit Hilfe des kapazitiven Spannungsteilers, C_1 und C_2 , gleichmäßig auf die beiden Transistoren auf, sowohl im DC- als auch im HF-Betrieb. Beide Transistoren verstärken, dabei verstärkt jeder Transistor die halbe Spannung. Das führt zu einer etwas erhöhten Rauschzahl, da der Widerstand höher als im vorherigen Fall ist.

Hauptziel dieser Entwicklung war es, die Robustheit zu erhöhen. Dabei hatte die Gewinnung einer niedrigen Rauschzahl eine untergeordnete Bedeutung.

Die Abbildung 4.22 zeigt die grafische Darstellung für die Harmonic Balance Simulation der Durchbruchspannungen zwischen Gate und Source.

Die Simulation stellt die Spannungen des T_1 (U_{GS11}) und des T_2 (U_{GS12}) stacked Transistors im Überlastfall über der Zeit dar. Die Bias-Schaltung am Gate zusammen mit dem kapazitiven Spannungsteiler senkt die HF- Gate-Source Spannung auf etwa -60 V, welche einen sicheren Betrieb der Gate-Source-Spannung für die Transistoren darstellt. In diesem Betriebszustand verstärken die Transistoren das Eingangssignal kaum und reflektieren selbst einen Teil der eintreffenden Eingangsleistung. Die nachfolgenden Komponenten




Abbildung 4.22: Simulation der Gate-Source-Spannung der stacked Transistoren.

des LNAs sind damit bei Überlast geschützt. Durch die gleichmäßige Aufteilung der HF-Spannung zwischen den beiden stacked Transistoren verdoppelt sich die Spannungsamplitude und entsprechend auch die Robustheit gegenüber einer Überlastleistung am Eingang. Es ergibt sich, dass der stacked LNA eine Eingangsleistung von bis zu 45 dBm (31 W) in der Simulation aushalten kann.

Im ersten Entwurf wurden die beiden stacked Transistoren an einer Gate DC-Spannung zusammen angeschlossen. Der LNA wurde als zweistufiger Verstärker entwickelt. Die stacked Transistor Topologie wurde in der ersten Stufe verwendet, um die Robustheit gegen hohe Eingangsleistungen zu verbessern. Die zweite Stufe wurde für die maximale Verstärkung optimiert. Die Source-Degeneration wurde in den beiden Stufen verwendet, um das Rauschen und den Eingangsreflektionsfaktor zu verbessern.

Das Blockschaltbild des stacked LNA5A ist in der Abb. 4.23 dargestellt.

Für die Charakterisierung des Großsignalverhaltens wurde ein Testaufbau angefertigt, Abb 4.24. Das MMIC wurde auf einen Kupferflansch gelötet, um eine bessere Wärmeabfuhr zu erreichen. Ein Teil der DC-Schaltung wurde extern auf einer Leiterplatte entwickelt und auf den Flansch gelötet. Der Übergang zwischen dem MMIC mit koplanarer Leitungstechnologie und dem koaxialen 50- Ω -Anschluss wurde mit Hilfe einer Mikrostreifenleitung auf einer HF-Leiterplatte realisiert. Die MMIC Schaltung ist mit Hilfe von Bonddrähten




Abbildung 4.23: Das Blockschaltbild des stacked LNA5A.

mit der Mikrostreifenleitung und der DC-Platine verbunden. Alles zusammen wurde auf einen Kupferträger geschraubt. Mit dem coaxialen Testaufbau sind Messungen mit Eingangsleistungen höher 10 W möglich.




Abbildung 4.24: Das Bild des stacked LNA5A MMIC im coaxialen Testaufbau.

4.3.1 Messergebnisse

Der rauscharme Verstärker wurde mit einem $4 \times 125 \mu\text{m}$ GaN HEMT entworfen. Der Arbeitspunkt wurde mit einer Drain-Source-Spannung von 15 V und einem Ruhestrom am Drain von 50 mA festgelegt. Die Messungen wurden mit dem vorher beschriebenen Testaufbau durchgeführt.

Die Kleinsignal Eigenschaften zeigen eine Verstärkung mit $S_{21} > 12 \text{ dB}$

und ein Rauschmaß <6 dB von 5 GHz bis 6 GHz, Abb 4.25. Das kleinste Rauschmaß von 5,2 dB wurde bei der Frequenz 5,8 GHz gemessen. Die mäßigen Rauscheigenschaften sind bedingt durch den nicht für minimales Rauschen optimierten Testaufbau und durch die stacked Transistoren Topologie. Das Ziel der Entwicklung war, zu demonstrieren, dass der LNA das Potential hat, Eingangsleistungen von bis zu 45 dBm zu überstehen.




Abbildung 4.25: Gemessene Parameter des LNA5A im Testaufbau für den Arbeitspunkt $U_{DS}=15$ V, $I_D=50$ mA; (a) S-Parameter und (b) Rauschmaß.

LNA5A Verhalten im Überlastfall

Für die Charakterisierung der Großsignal Eigenschaften im Überlastfall wurde ein teilautomatisiertes Messsystem (Kap. 5.2) aufgebaut. Das Messsystem wurde mit der Software *Matlab* gesteuert und umfasst einen Leistungsgenerator, einen Vorverstärker, bidirektionalen Koppler und Leistungsmesser. Für die Erzeugung der hohen Eingangsleistungen wurde ein BBA150 Verstärker (max. 200 W) der Firma Rohde & Schwarz verwendet. Das Messsystem wurde an den Eingängen des LNA kalibriert. Während der Stressmessungen wurden die Gate- und Drainströme, die verfügbare Eingangsleistung (P_{avs}), die reflektierte Leistung (P_{ref}) und die Ausgangsleistung (P_{out}) gespeichert.

Die Eingangsleistung bei 5 GHz wurde schrittweise erhöht bis auf 44 dBm. Nach jedem Schritt wurden die Kleinsignal-Parameter über dem Frequenzband gemessen. Zusätzlich wurden die Ruhestrome der Transistoren über der Zeit

überwacht. Dabei konnte die Erholungszeit für die einzelnen Stufen des LNA für eine bestimmte Stressleistung analysiert werden.

In der Gate Bias-Schaltung wurde jeweils ein Widerstand angeschlossen, wie in der Abb. 4.23 zu sehen ist. Im Überlastfall fließt am Gate ein Strom und reduziert die Gate DC-Spannung. Das Bild 4.26 zeigt die gemessenen DC-Ströme in Abhängigkeit von der Eingangsleistung. Ein Gatestrom $I_{G_{11}}$ beginnt bei Eingangsleistungen >15 dBm in den Transistor T_2 zu fließen. Der Transistor T_1 mit $I_{G_{12}}$ zeigt erst ab einer Leistung von 20 dBm ein Überlast-Verhalten. Bei Eingangsleistungen ab 30 dBm beginnt der Drainstrom der beiden Stufen, $I_D = I_{D_1} + I_{D_2}$, zu sinken. Dieses Verhalten zeigt, dass der Arbeitspunkt vom LNA5A sich in den Klasse C-Betrieb verschoben hat.




Abbildung 4.26: Gemessene Drain- und Gateströme im Überlastfall als Funktion der Eingangsleistung.

Im Überlastfall wurden auch die Ausgangs- und reflektierte Leistung gemessen, um besser verstehen zu können, wie sich der LNA5A verhält. Der LNA liefert eine maximale Ausgangsleistung P_{out} von 27 dBm, Abb. 4.27. Die reflektierte Leistung am Eingang P_{ref} wurde gemessen, um zu sehen, was für eine Leistung am Eingang des LNAs noch ankommt. Der LNA reflektiert einen Großteil der Eingangsleistung P_{avs} , was den Selbstschutz dieses LNA belegt.




Abbildung 4.27: Gemessene Ausgangs- und reflektierte Leistung im Überlastfall als Funktion der Eingangsleistung.

LNA5A Erholung nach Überlast

Das Ziel der nichtlinearen Untersuchungen im CW-Betrieb (eng. Continuous Wave) war die Analyse des LNA Verhaltens nach dem Überlastfall. Dafür wurden nach jeder Überlastleistung die DC-Ströme beobachtet und gespeichert, bis diese den ursprünglichen Ausgangszustand wieder angenommen haben. Die Abbildungen 4.28 und 4.29 zeigen die gemessenen Gateströme der ersten und der zweiten Stufe und des gesamten Drainstromes als Funktion der Zeit, nachdem die jeweilige Überlastleistung abgeschaltet wurde.




Abbildung 4.28: Gemessene Erholungszeit des Gatestromes nach Überlast am Eingang; (a) die erste stacked LNA Stufe und (b) die zweite LNA Stufe.

Das Indiz für eine Beschädigung des LNA5A liefert der Gatestrom der ersten Stufe, Abb. 4.28(a). Für alle Leistungen kleiner 44 dBm zeigt der Gatestrom ein ähnliches Verhalten. Die kleine Verschiebung des Ruhestromes ist durch den Burn-in Prozess in dem Transistor verursacht. Für die zweite Stufe ist ein ähnliches Verhalten zu sehen, Abb. 4.28(b). Die Erholungszeit und auch der Burn-in Prozess ist zu sehen, genauso wie bei der ersten Stufe. Die zweite Stufe bekommt nicht die hohe Leistung der ersten Stufe ab, und es gibt keinen Hinweis auf eine Beschädigung mit einer Eingangsleistung von 44 dBm.




Abbildung 4.29: Gemessene Erholungszeit des Drainstromes nach Überlast am Eingang.

Die gesamten Drainströme der beiden Stufen I_D sind in Abb. 4.29 dargestellt. Der Drainstrom kommt zurück in den ursprünglichen Ausgangszustand für alle Überlastleistungen außer für 44 dBm, welche die Zerstörungsleistung ist.

Die Post-Stress Messungen zeigen keine Beschädigung des LNA5A bis zu einer Überlastleistung von 43 dBm (20 W). Die Abb. 4.30 zeigt die Kleinsignal-Parameter nach der Überlast. Bei der Überlastleistung von 44 dBm ändert sich die Verstärkung, was eine Beschädigung des LNA bedeutet. Dasselbe Verhalten kann auch für den Eingangsreflektionsfaktor beobachtet werden, Abb. 4.30(b).

Die Grafiken, Abb. 4.31, zeigen deutlich, dass mit 44 dBm die Zerstörungsleistung ermittelt wurde. Alle S-Parameter ändern ihr Verhalten. Dasselbe Verhalten kann auch für das Rauschmaß beobachtet werden, Abb. 4.32. Bei der Eingangsleistung von 44 dBm ändert das Rauschmaß seinen Kurvenverlauf zu niedrigen Werten. Bis zu einer Eingangsleistung von 43 dBm ist das Rauschmaß




Abbildung 4.30: Messungen nach verschiedenen Überlastleistungen; (a) die Verstärkung und (b) S_{11} .




Abbildung 4.31: S-Parameter-Messungen nach Überlastleistung bei 5 GHz; (a) 43 dBm und (b) 44 dBm.

besser nach dem Stress als vor dem Stress. Dieses Verhalten wurde durch den Burn-in Prozess im Transistor verursacht.

Die Überprüfung der Schaltung unter dem Mikroskop hat gezeigt, dass die Spiral-Induktivität L_1 in der Source-Degeneration der ersten Stufe beschädigt wurde. Die Luftbrücke dieser Spule ist geschmolzen, wie Abb. 4.33 darstellt.

Es wurden EM-Simulationen durchgeführt, um nachvollziehen zu können, warum die Spule geschmolzen ist. Die Simulationen wurden bei 5 GHz mit verschiedenen Leistungspegeln durchgeführt. Die Simulationen haben gezeigt, dass sich eine hohe Stromdichte auf der Leitung unter der Luftbrücke bildet. An




Abbildung 4.32: Rauschmaß-Messungen nach Überlastleistung bei 5 GHz; (a) 43 dBm und (b) 44 dBm.




Abbildung 4.33: Beschädigte Spiral-Spule.

diesen Stellen verursacht der Strom eine hohe Verlustleistung, welche in Wärme umgesetzt wird. Diese Wärme verursacht dann das Schmelzen der Luftbrücke, Abb. 4.33.




Abbildung 4.34: EM-Simulationen der Spiral-Spule L_1 aus verschiedenen Perspektiven.

Die Transistoren haben keine sichtbaren Schäden gezeigt, sodass die Robustheit des LNA5A durch einen neuen Entwurf mit besserem Spule-Layout gesteigert werden könnte. Die gemessenen Überlastleistungen stimmen gut mit der Simulation überein, welche für ein Limit von 45 dBm eine Beschädigung gezeigt haben. Dieses Limit wurde für die Durchbruchspannung am Gate festgelegt. Die Ergebnisse zeigen, dass dieses neue Konzept das Potential hat, die Robustheit gegenüber hohen Überlastleistungen zu steigern.

Mit dem neuen Konzept wurde ein Höchstwert für die Robustheit von GaN MMIC LNA veröffentlicht. Die Ergebnisse wurden bei der Konferenz “International Microwave Symposium”, [8], und bei der Konferenz “European Microwave Week”, [43], präsentiert.

Das neue Konzept mit den stacked Transistoren zur Steigerung der Robustheit wurde auch als Patent angemeldet (DE 102015107655 A1).

4.4 Optimierung hoch robuster LNA

Der stacked LNA5A hat gezeigt, dass damit die Robustheit eines LNAs steigert werden kann. Bei den Stressmessungen sind keine sichtbaren Schäden an den Transistoren entstanden, was bedeutet, dass kein Durchbruch am Gate eintrat. Es ist zu erwarten, dass mit einem neuen Entwurf mit verbesserter Ausführung der Spule noch höhere Überlastleistungen zu erreichen sind. Die Simulationen der Durchbruchspannung zwischen Gate und Source zeigen dafür noch ein vorhandenes Potential auf (Abb. 4.22).

Es wurden zwei weitere Schaltungen entworfen, prozessiert und aufgebaut:

1. Redesign des robusten LNA (LNA5B)
2. neuer Entwurf ohne die Benutzung der Source-Degeneration-Methode (LNA4A)

4.4.1 Redesign stacked LNA (LNA5B)

Bei dem neuen Entwurf wurde die Spule L_2 in der Source-Degeneration überarbeitet. Bei gleich gebliebener Induktivität von 1,5 nH wurde die Leiterbahnbreite

der Leitung von $8\ \mu\text{m}$ auf $20\ \mu\text{m}$ erhöht und damit die Stromtragfähigkeit mehr als verdoppelt und die Stromdichte gesenkt, wie die Abb. 4.35 zeigt.




Abbildung 4.35: EM-Simulationen der Spiral-Spule L_2 aus verschiedenen Perspektiven.

Zusätzlich wurden in diesem Entwurf dem Gate einzelne DC-Anschlüsse zugewiesen. Das Blockschaltbild ist in folgender Abbildung dargestellt.




Abbildung 4.36: Das Blockschaltbild des neuen stacked LNA5B.

Für die Kleinsignal-Messungen in dem Testaufbau wurden die Arbeitspunkte mit $50\ \text{mA}$ in der ersten Stufe und mit $70\ \text{mA}$ in der zweiten Stufe bei jeweils einer Drain-Source-Spannung von $15\ \text{V}$ eingestellt. Der Transistor T_1 wurde mit einer Gate-Source-Spannung von $0\ \text{V}$ betrieben. Alle Messungen erfolgten bei diesen Einstellungen des Arbeitspunktes.

Die gemessenen Parameter sind in Abb. 4.37 dargestellt. Das minimale Rauschmaß von $5,1\ \text{dB}$ wurde bei $4,4\ \text{GHz}$ erreicht. Die Verstärkung S_{21} zeigte ihren Maximalwert von $18\ \text{dB}$ bei $4\ \text{GHz}$. Die Parameter S_{11} und S_{22} erreichten auch ihre minimalen Werte von $4\ \text{GHz}$ bis $6\ \text{GHz}$ im Vergleich mit dem

vorherigen LNA Entwurf mit dem Frequenzbereich von 4,9 GHz bis 6,8 GHz.




Abbildung 4.37: Gemessene Parameter des LNA5B im Testaufbau; (a) S-Parameter und (b) Rauschmaß.

LNA5B Verhalten im Überlastfall

Für die Großsignal-Messungen wurde der vollautomatisierter Messplatz verwendet, welcher in Kap. 5.2 beschrieben wird.

Die Überlastleistung wurde bei 5 GHz angelegt und bis 45 dBm schrittweise erhöht. Durch eine zu geringe Auflösung des Netzteils für die Strommessung der ersten Stufe konnten leider nur die Ströme der zweiten Stufe gespeichert und analysiert werden.

Die Abb. 4.38(a) zeigt die Drainströme vor, während und nach dem Stresstest. Obwohl hier nur die zweite Stufe dargestellt ist, ist deutlich der Anstieg des Stromes während der Überlastleistung zu sehen. Der Strom steigt zuerst von 60 mA (normaler Betrieb) auf 140 mA (Überlast). Die Stressleistung wurde abgeschaltet, und der Drainstrom fällt auf 40 mA und braucht eine gewisse Zeit, bis er seinen ursprünglichen Zustand erreicht. Die zweite Grafik zeigt die Erholungszeit. Ein ähnliches Verhalten zeigen auch die Gateströme der zweiten Stufe, Abb. 4.39.

Anhand der Strommessungen ist nicht eindeutig zu erkennen, ob der LNA beschädigt worden ist.

Die Analyse der Verstärkung und des Eingangsreflektionsfaktors zeigen, dass




Abbildung 4.38: Gemessene Drainströme der zweiten Stufe als Funktion der Zeit; (a) vor, während und nach Stresstest und (b) nach Stresstest.




Abbildung 4.39: Gemessene Gateströme der zweiten Stufe als Funktion der Zeit; (a) vor, während und nach Stresstest und (b) nach Stresstest.

der LNA während der Messungen beschädigt worden ist. Ab einer Stressleistung von 43 dBm ist eine Änderung sowohl in der Verstärkung als auch im Reflektionsfaktor zu sehen.

Bei einer Überlastleistung von 45 dBm ist der LNA5B zerstört worden. Bei der visuellen Untersuchung mit Hilfe eines Mikroskops wurde festgestellt, dass die komplette Eingangsleitung des Verstärkers und eine Kapazität des Spannungsteilers durchgebrannt sind, Abb. 4.41. Der Transistor scheint auch




Abbildung 4.40: Messungen nach verschiedenen Überlastleistungen; (a) die Verstärkung und (b) S_{11} .

in diesem Fall unbeschädigt zu sein.




Abbildung 4.41: Das Bild mit der beschädigten Eingangsleitung des LNA5B.

Bei den LNA5A waren die zu hohen Stromdichten an der Spule L_1 für die Beschädigung des LNA verantwortlich. Im aktuellen Fall, angesichts der Zerstörung mehrerer Bauteile ist nicht eindeutig zu klären, weshalb die ganze Leitung abgebrannt ist. Ein Grund dafür könnte der Durchbruch des Blockkondensators gewesen sein, da unsere Technologie eine Grenze von (~ 200 V) für die Zerstörung von MIM-Kapazitäten setzt. Die folgenden Berechnungen sollen die maximale HF-Spannung mit einer Eingangsleistung von 45 dBm zeigen.

Die maximale negative Spannung am Gate kann leicht berechnet werden.

Bei einer gegebenen Eingangsleistung P , welche an $50\ \Omega$ abgegeben wird, kann die HF-Spitzenspannung wie folgt berechnet werden:

$$\hat{U} = \sqrt{2 \cdot P \cdot 50} \quad (4.3)$$

Im schlimmsten Fall entsteht eine Totalreflektion am offenen Gate und die Spitzen-Spannungsschwingung wird:

$$\hat{U}_{\text{GS}} = 2 \cdot \hat{U} \quad (4.4)$$

Bei einer Eingangsleistung von 45 dBm wird die HF-Spannung:

$$u_{\text{max}} = 4 \cdot \sqrt{2 \cdot P \cdot 50} = 223\ \text{V} \quad (4.5)$$

Bei einem direkten Vergleich zwischen dem LNA5A und dem LNA5B sind nur geringfügige Unterschiede zu sehen. Die Kleinsignal-Parameter des LNA5B sind gegenüber dem LNA5A etwas besser gelungen. Das Großsignal-Verhalten hat sich jedoch verschlechtert. Der LNA5B ändert seine Funktionalität schon ab einer Leistung von +43 dBm. Das Ziel, eine bessere Robustheit zu erreichen, wurde mit diesem Design nicht erreicht.

4.4.2 Entwurf stacked LNA (LNA4A)

Mit dem LNA5B wurden die erwarteten +45 dBm an der Überlastleistung nicht erreicht. Da der Transistor dabei unbeschädigt blieb, zeigt das Konzept des stacked Transistors sein Potential für robuste Schaltungsentwürfe.

Ein weiterer LNA Entwurf soll die Transistoren bei den Stresstests an ihre Grenzen bringen und die Rauschzahl optimieren. Der LNA4A wurde ohne Source-Degeneration entwickelt, da die dort verwendete Spule der Grund für die Beschädigung bei dem robusten LNA5A war.

Das Blockschaltbild des entworfenen LNA4A ist in Abb. 4.42 dargestellt.

Die Gate DC-Spannungen wurden an zwei getrennten Anschlüssen zugeführt. Im DC-Betrieb wurden unterschiedliche Gate-Source Spannungen an den jeweiligen stacked Transistoren eingestellt. Durch den kapazitiven Spannungsteiler teilten sich jedoch die HF-Spannungen in gleichen Anteilen über die Transistoren auf. Der Transistor T_1 soll im Kleinsignalbetrieb fast unsichtbar für den LNA sein, um möglichst geringe Verluste einzubringen. Durch eine




Abbildung 4.42: Das Blockschaltbild des LNA4A.

geeignete Auswahl des Transistors und des Arbeitspunktes kann die Rauschzahl verringert werden.

Für den Arbeitspunkt von $U_{DS}=15\text{ V}$ und $I_D=15\% I_{D_{\max}}$ zeigte der Transistor $4 \times 125\ \mu\text{m}$ für den Widerstand R_{ds} einen Wert von $\sim 8\ \Omega$. Für denselben Arbeitspunkt wurde für den $12 \times 125\ \mu\text{m}$ Transistor ein Widerstandswert von $\sim 2\ \Omega$ ermittelt. Daher wurden für die Entwicklung von LNA4A die $12 \times 125\ \mu\text{m}$ Transistoren ausgewählt.

Das Bild des entworfenen LNA MMIC ist in Abb. 4.43 zu sehen.




Abbildung 4.43: Das Bild des MMIC LNA4A.

Für die Kleinsignal-Messungen wurden die Arbeitspunkte mit $U_{DS}=15\text{ V}$ für beide Stufen und $I_{D1}=130\text{ mA}$ für die erste Stufe und $I_{D2}=170\text{ mA}$ für die

zweite Stufe eingestellt.

Die gemessenen Parameter sind in Abb. 4.44 dargestellt. Der Verstärker arbeitet in dem Frequenzbereich von 2 GHz bis 6 GHz mit einer Verstärkung von $S_{21} > 12$ dB und einem Rauschmaß $\leq 4,5$ dB. Bei der Frequenz 4 GHz hat das Rauschmaß einen Wert von 3,8 dB.




Abbildung 4.44: Kleinsignal-Messungen für den LNA4A; (a) S-Parameter und (b) Rauschmaß.

LNA4A Verhalten im Überlastfall

Der Verstärker LNA4A wurde wiederum mit einer Überlastleistung am Eingang bis 45 dBm vermessen. Die CW-Leistung wurde bei 4 GHz für einige Sekunden angelegt und schrittweise erhöht. Die DC- und HF-Ströme wurden gespeichert, sodass eine Analyse des LNA Verhaltens stattfinden kann. Nach jedem Stressschritt wurden die Verstärkung und der Eingangsreflexionsfaktor analysiert.

Die Abb. 4.45 zeigt die Drainströme gemessen vor, während und nach jedem Leistungsschritt. Für jeden Schritt wurde ein etwas anderer Ruhestrom verwendet. Der Grund dafür war das automatisierte Messverfahren und die nicht konsequente Einstellung des Arbeitspunktes nach jedem Stressschritt. Während der Stressmessung stiegen die Drainströme auf bis zu 190 mA. In der linken Grafik ist die Erholungszeit des Drainstromes in der ersten Stufe dargestellt. Der Strom kommt nach ~ 200 ms in seinen ursprünglichen Zustand

zurück und sein Wert steigt noch bis zum Ende des eingestellten Zeitfensters von 300 ms.




Abbildung 4.45: Gemessene Drainströme der ersten Stufe als Funktion der Zeit; (a) vor, während und nach Stressleistung und (b) nach Stressleistung.




Abbildung 4.46: Gemessene Gateströme der ersten Stufe als Funktion der Zeit vor, während und nach Stressleistung; (a) Transistor T_1 und (b) Transistor T_2 .

Die Abb. 4.46 zeigt die Gateströme der stacked Transistoren, T_1 und T_2 . Die Messungen zeigen, dass der Transistor T_2 mehr Stressleistung als der Transistor T_1 bekommt.

In diesem Abschnitt sind nur die Messergebnisse der Drain- und Gateströme

für die erste Stufe gezeigt. Die Ergebnisse für die Drain- und Gateströme der zweiten Stufe befinden sich im Anhang C.




Abbildung 4.47: Berechnete Kleinsignal-Parameter der ersten Stufe als Funktion der Zeit vor, während und nach Stressleistung; (a) Verstärkung und (b) Eingangsreflektionsfaktor.

Die Kleinsignal-Parameter zeigen eine Änderung des Kurvenverlaufs ab einer Leistung von 44 dBm an, sowohl für die Verstärkung als auch für den Eingangsreflektionsfaktor.

Nach der visuellen Inspektion mit Hilfe eines Mikroskopes wurde festgestellt, dass der Blockkondensator am Eingang des LNA einen schwarzen Fleck aufweist, Abb. 4.48.




Abbildung 4.48: Das Bild des Blockkondensators des LNA4A.

Ähnlich wie beim LNA5B ist auch hier mit einer HF-Spannung von über 200 V zu rechnen. Diese Spannung hat offensichtlich den Blockkondensator zerstört. Der LNA4A hat auch den Belastungstest mit 45 dBm nicht bestanden.

4.4.3 Charakterisierung von stacked LNAs mit gepulster Überlast

Bei den Messungen mit einer CW-Leistung ist gezeigt worden, dass die LNAs durch die Zerstörung der passiven Bauelemente beschädigt wurden. Da im FBH keine vergleichbaren Messungen durchgeführt worden sind, liegt die Vermutung sehr nah, dass unsere MMIC-Technologie mit 30 W Überlastleistung am Eingang an ihre Grenze stößt. Um die lange Wirkzeit von einigen Sekunden mit hoher Überlast zu reduzieren, wurden die LNA5B und LNA4A auch mit gepulsten Signalen belastet und charakterisiert.

Die LNAs wurden jeweils mit zwei Pulsbreitenantworten von 1 μ s und 10 μ s gestresst. Ein vektorieller Signalgenerator wurde verwendet, um ein gepulstes Eingangssignal bei 5 GHz zu erzeugen. Der verwendete Messplatz ist in Kap. 5.2 beschrieben. Die Messung wurde über eine Zeitspanne von 200 ms durchgeführt, um die Erholung des LNAs zu gewährleisten.

LNA5B

Die Messungen wurden mit Eingangsleistungen von 30 dBm, 40 dBm, 43 dBm und 45 dBm durchgeführt.

Die Abb. 4.49 zeigt die berechnete Verstärkung (aus gemessenen Eingangs- und Ausgangsleistungen) nach 1 μ s bzw. nach 10 μ s Überlast. Die Verstärkung reduziert sich wesentlich ab einer Leistung von größer 30 dBm und erholt sich nach \sim 50 ms.

Bei einer Stressleistung von 45 dBm mit einer Pulsbreitenantwort von 10 μ s wurde der LNA5B beschädigt. Dieses Verhalten ist in dem Verstärkungskurvenverlauf nicht zu erkennen, da die zweite Stufe noch ausreichend verstärkt. Nach der visuellen Untersuchung der Schaltung wurde allerdings festgestellt, dass diesmal der Transistor T_2 beschädigt wurde.

Der Verstärker ist durch einen Durchbruch am Gate beschädigt worden, wie in der Abb. 4.50 zu sehen ist. Die Zerstörungsleistung entspricht in diesem Fall




Abbildung 4.49: Berechnete Verstärkung des LNA5B als Funktion der Zeit nach gepulsten Stressleistung; (a) $1\ \mu\text{s}$ und (b) $10\ \mu\text{s}$.

der maximalen simulierten Überlastleistung von 45 dBm.




Abbildung 4.50: Das Bild des kaputten Transistors LNA5B.

Der LNA5B Entwurf bringt keine Verbesserung bezüglich des Rauschmaßes. Mit einer CW-Leistung wurden die beiden LNAs, LNA5A und LNA5B, bei 43 dBm Eingangsleistung beschädigt. Bei den LNA5A ist die Luftbrücke der Spule geschmolzen, und bei den LNA5B ist der Blockkondensator durchgebrochen. Mit einer gepulsten Leistung wurde der Transistor T_1 des LNA5B bei einer Eingangsleistung von 45 dBm zerstört.

LNA4A

Der LNA4A wurde entwickelt, um Leistungen bis 47 dBm mit einem minimalen Rauschmaß von $\sim 4\ \text{dB}$ auszuhalten. Die gepulsten Überlastleistungen wurden schrittweise erhöht und betragen folgende Werte: 30 dBm, 40 dBm, 43 dBm,

45 dBm, 46 dBm und 47 dBm.

In der Abb. 4.51 ist die berechnete Verstärkung (aus gemessenen Eingangs- und Ausgangsleistungen) als Funktion der Zeit für den 1 μs bzw. 10 μs breiten Puls dargestellt. Bei der Belastung mit 1 μs Puls braucht der Verstärker mehr als 150 ms, um sich vom Stress zu erholen. Bei einem Stress mit 10 μs Pulsbreitenantwort erholt sich der Verstärker wiederum innerhalb von 150 ms.




Abbildung 4.51: Berechnete Verstärkung des LNA4A als Funktion der Zeit nach gepulster Stressleistung; (a) 1 μs und (b) 10 μs .

Die lange Erholungszeit des Verstärkers wird durch die Transistoreigenschaften und durch die äußere Beschaltung bestimmt. Es wurde in Kap. 3.2.5 gezeigt, dass der Transistor allein länger als 1 ms braucht, um sich vom Stress zu erholen. Zu der Erholungszeit tragen auch die Zeitkonstanten der verwendeten Bauelemente in der Anpass- und Bias-Schaltung bei.

Eine Analyse der Erholungszeit des LNAs kann demzufolge zeigen, wie die äußere Transistor Beschaltung diese Zeit beeinflusst. Die Skizze der Anpass- und Bias-Schaltung ist in Abb. 4.52 zu sehen. Die Skizze beinhaltet zwei Spulen L_{a1} und L_{a1} , und einen Kondensator $C_a = 1 \text{ pF}$ für die Anpassung, einen DC-Blockkondensator $C_b = 3,5 \text{ pF}$ am HF-Eingang, Entkopplungskondensatoren C_3 mit den Widerständen R_3 , und einen Widerstand $R_1 = 18 \text{ k}\Omega$ in der DC-Bias Schaltung. Der Transistor ist durch $C_{in} = 2,2 \text{ pF}$, seiner Eingangskapazität, beschrieben. Diese Bauelemente befinden sich on-Chip. Ein Teil der Bias-Schaltung wurde off-Chip realisiert und beinhaltet Bondpad-

Kondensatoren, 100 pF, einen großen seriellen Widerstand $R_2 = 18\text{ k}\Omega$ und Entkopplungskondensatoren $C_4 = 0,1\text{ }\mu\text{F}$.




Abbildung 4.52: Skizze der Anpass- und Biasschaltung des LNA4A.

Für die Simulation der Erholungszeit der Gate-Source-Spannung wird der Transistor wie eine gepulste Stromquelle betrachtet. Diese Stromquelle beschreibt der positive Gatestrom, welcher durch das Gate während der Überlastleistung fließt und ist mit C_{in} parallel geschaltet. Die Abb. 4.53 zeigt die transiente Simulation der Gate-Source-Spannung und des Gatestromes der stacked Transistoren während und nach dem 1 μs langen Strompuls. Die Amplitude des Strompulses wurde so eingestellt, dass diese den maximalen Wert während der Pulsmessung mit 47 dBm annimmt.

Deutlich erkennbar ist, dass die Erholungszeit der Anpass- und Bias-Schaltung on-Chip innerhalb von Nanosekunden liegt. Die Simulationen stimmen mit der Berechnung der Erholungszeit überein.

Laut [19] kann die Erholungszeit wie folgt berechnet werden:

$$\tau_1 = R_1 \cdot (C_a + C_b + C_{in}) \simeq 30\text{ ns} \quad (4.6)$$

Die Abb. 4.53 zeigt die Erholungszeit der Anpass- und der Bias-Schaltung off-Chip. Hier ist es deutlich zu erkennen, dass die off-Chip Bauelemente einen großen Einfluss auf die Erholungszeit haben. Die Bondpadkondensatoren und der Kondensator C_4 tragen am meisten zu der Erholungszeit bei.




Abbildung 4.53: Transient-Simulation der Erholungszeit für die Anpass- und die Bias-Schaltung; (a) Gate-Source-Spannung und (b) Gatestrom.




Abbildung 4.54: Transient-Simulation der Erholungszeit des Gate-Stromes für die Anpass- und Bias-Schaltung off-Chip.

In diesem Fall ist die berechnete Erholungszeit τ_2 der off-Chip Bauteile:

$$\tau_2 = R_2 \cdot C_4 \simeq 2 \text{ ms} \quad (4.7)$$

Die simulierten und die berechneten Werte für die Erholungszeit sind wesentlich kürzer als die gemessene Erholungszeit des LNAs von bis zu 100 ms, Abb. 4.51.

Die hohe gemessene Erholungszeit kann durch zwei möglichen Ursachen erklärt werden:

1. Burn-in Effekte. Bei dem HF-Betrieb sinkt der Drainstrom, Kap. 3.2.4, welcher auch eine Senkung der Verstärkung hervorruft. Je nachdem wie hoch die Belastung ist, braucht ein LNA eine gewisse Zeit, um sich davon zu erholen.
2. Trapping Effekte. Diese Effekte treten sowohl beim Burn-in Prozess als auch im Überlastfall auf. Es handelt sich um Aufladungen in tieferen physikalischen Ebenen eines Transistors. Diese Effekte können ein zeitlich begrenztes Phänomen darstellen, welches lange Zeit zum Entladen braucht, [21], aber auch einen endgültigen Zustand hervorrufen, welcher sich deutlich vom ursprünglichen Zustand unterscheidet und auch die Beschädigung des Transistors bedeuten kann.

Die gemessenen S-Parameter zeigen keine Änderungen des Kurvenverlaufs vor und nach dem Stress. Die Grafik für das Rauschmaß zeigt einen minimalen Unterschied zwischen den beiden Kurven. Dieser Unterschied kann mit dem Burn-in Prozess des Transistors erklärt werden.




Abbildung 4.55: Gemessene LNA4A Parameter vor und nach dem Stress; (a) S-Parameter und (b) Rauschmaß.

Der Verstärker hat die Überlastleistung von 47 dBm überstanden, ohne sichtbare Beschädigungen. Die Kleinsignal-Messungen nach dem Überlasttest bestätigen die Funktionalität des Verstärkers. Es ist der bis Anfang 2017 höchste erreichte Wert an Robustheit gegen Übersteuerung mit Leistung am Eingang für einen LNA.

Zusammenfassend wurde in diesem Kapitel gezeigt, dass mit dem neuen Konzept der stacked Transistor Topologie die Robustheit rauscharmer Verstärker gesteigert werden kann. Das Rauschmaß konnte auch durch die Auswahl der geeigneten Transistoren verbessert werden, wie die Tabelle 4.4 darstellt.

Tabelle 4.4: Vergleich zwischen den robusten LNA Entwicklungen bei 5 GHz.

Leistung	CW			Puls	
Bezeichnung	LNA5A	LNA5B	LNA4A	LNA5B	LNA4A
F (dB)	5,2	5,1	4,2	–	–
max. P_{in} (dBm)	43	43	44	45	47
max. P_{in} (W)	20	20	25	31	50

Die Überlast-Messungen haben gezeigt, dass die Verstärkung und der Drainstrom nach einer Überlastleistung stark sinken. Bei einem Stress mit CW-Leistung zeigen die LNAs eine langsamere Erholungszeit als bei einem Stress mit gepulster Eingangsleistung. Je höher und länger die Stressleistung angelegt ist, desto länger braucht der LNA, um sich davon zu erholen. Es wurde auch gezeigt, dass eine ungeeignete Auswahl der Bias-Schaltung die Erholungszeit negativ beeinflusst. Die Transistoren selbst haben eine Erholungszeit im Millisekunden Bereich. Die Erholungszeit des LNAs kann durch eine bessere Auswahl der Komponenten in der Bias-Schaltung reduziert werden. Aber die Erholungszeit des Transistors selbst kann nur durch Änderungen in der Technologie minimiert werden.

Kapitel 5

Aufbau und Messung von Verstärkermodulen

Dieses Kapitel ist den hybriden Aufbauten und den Messungen gewidmet.

On-Wafer-Messungen mit hoher Überlast am Eingang sind durch die Belastbarkeit der Messspitzen begrenzt. Die Messspitzen sind typischerweise für eine Leistung von 10 W ausgelegt. Um die entwickelten hoch robusten LNAs messen zu können, mussten die MMICs in einem Test-Fixture integriert werden. Dabei wurde das MMIC mittels Bonddrähten mit einer 50 Ω -Mikrostreifenleitung verbunden, welche wiederum an 50 Ω Koaxial-Anschlüssen angeschlossen waren.

Die Überlast-Messungen erfolgten in diesem entwickelten hybriden Aufbau. Der Messplatz ist im Abschnitt 5.2 beschrieben.

5.1 Chipaufbau gestackter LNA

Der Aufbau des hybriden LNAs sollte in wenigen Schritten erfolgen und zugleich ein flexibles Austauschen von defekten MMICs ermöglichen. Zur Erfüllung dieser Zwecke wurde ein im FBH entworfenes Aufbausystem, bestehend aus einem Kupferflansch und dem dazugehörigen Kupferträger, verwendet. Der Kupferflansch ermöglicht die Anbindung des MMICs und ist auch Träger der DC-Versorgungsplatine. Der Kupferträger beinhaltet in der Mitte eine Aussparung, in welche der Kupferflansch passgenau eingebettet werden kann. Des Weiteren können auf dem Kupferträger neben dem Flansch jeweils eine Platine mit einer 50 Ω -Mikrostreifenleitung für den ein- und ausgangseitigen

Anschluss des Verstärkers an den SMA-Koaxial-Stecker angebracht werden. Die Mikrostreifenleitung wurde außerdem möglichst kurz gewählt, um die Verluste gering zu halten.

5.1.1 Flanschbau

Der Kupferflansch hat ein Abmaß von $21,2\text{ mm} \times 4,8\text{ mm}$ (Länge \times Breite). Die Abb. 5.1 zeigt drei Kupferflansche. Auf dem linken unbestückten Flansch ist ein Podest zu sehen. Der Podest dient zum Höhenausgleich zwischen der MMIC-Schaltung, mit einer Höhe von $370\text{ }\mu\text{m}$, und der DC-Platine, Rogers 4003C mit $508\text{ }\mu\text{m}$ Höhe. Somit wird gewährleistet, dass die beiden Schaltungen gleich hoch liegen und dass die Bonddrähte so kurz wie möglich gehalten werden können. Der rechte Flansch in der Abb. 5.1 ist voll bestückt. Die DC-Platine und der MMIC-Leistungsverstärker werden über bondbare Kapazitäten verbunden, welche der HF Abblockung dienen.



Abbildung 5.1: Kupferflansche. links: unbestückter Flansch mit Podest, mitte: Flansch mit MMIC-Schaltung auf dem Podest, rechts: voll bestückter Flansch mit DC-Platine und MMIC verbunden über bondbare Kapazitäten.

Externe Bias-Schaltung

Die DC-Versorgung des LNAs wurde mit zwei Schaltungen realisiert, siehe Abb. 4.45. Eine Schaltung davon wurde auf dem MMIC integriert. Die zweite DC-Schaltung wurde auf einer DC-Platine auf dem Kupferflansch aufgebracht.

Es wurden zwei leicht unterschiedliche DC-Platinen angefertigt, eine für die Schaltung LNA5A mit einem 4-Pin Stecker für die Spannungsanschlüsse und eine für die Schaltungen LNA5B und LNA4A mit jeweils einem 6-Pin Stecker für die Spannungsanschlüsse. Die Bestückung der DC-Platine erfolgte mit Kapazitäten C mit einem Kapazitäts-Wert von $0,1 \mu\text{F}$, Abb. 5.2.




Abbildung 5.2: DC-Platinen; links: für LNA5A, rechts: für LNA5B und LNA4A.

Die DC-Platine links in der Abb. 5.2 beinhaltet drei Anschlüsse für Spannungen und einem Masseanschluss. Zwei Spannungen dienen der Steuerung der Gates der ersten und der zweiten Stufe, und die dritte Spannung steuert gemeinsam die Drains der beiden Stufen.

Die DC-Platine rechts in der Abb. 5.2 führt fünf Spannungsanschlüsse und einen Masse-Anschluss zum 6-Pin Stecker. In diesem Fall wurde jeder Gate-Anschluss einzeln angeschlossen: G_{11} ist der Gate-Anschluss des unteren Transistors, G_{12} ist der Gate-Anschluss des oberen Transistors in der stacked Topologie, und G_2 ist der Gate-Anschluss der zweiten Stufe. Die Drain-Anschlüsse wurden auch einzeln gesteuert: D_1 für die erste Stufe und D_2 für die zweite Stufe.

Die Gesamtabmessung der DC-Platinen beträgt $4,3 \text{ mm} \times 12,9 \text{ mm}$. Der minimale Abstand zwischen zwei Leitungen mit der Leiterbreite von $w=200 \mu\text{m}$ beträgt ebenfalls $200 \mu\text{m}$. Die Platinen-Breite von maximal $4,4 \text{ mm}$ ist durch die Breite des MMICs bedingt. Für die DC-Platinen wurde eine vergoldete Oberfläche verwendet, um das Bonden zwischen der DC-Platine und der MMIC-Verstärkerschaltung realisieren zu können. Zwischen den DC-Platinen und dem MMIC sind bondbare Bypass-Kapazitäten gelötet worden, Abb. 5.3.




Abbildung 5.3: Bondschema für den Verstärker LNA4A.

5.1.2 Kupferträger und Gesamtaufbau von Test-Fixture

Der hybride LNA ist in Abb. 5.4 dargestellt. Bei der Zusammensetzung der Einzelteile wurde der Flansch mit stromleitfähiger Wärmeleitpaste in die Aussparung eingebettet und mittels Schrauben mit dem Träger fest gebunden. Somit wird eine gute Abfuhr der Verlustwärme gewährleistet. Anschließend wurden die Mikrostreifen-Leitungs-Platinen mittels Bonddrähten mit dem Flansch verbunden. Dabei wurde darauf geachtet, dass die Eingangsplatine so dicht wie möglich an den Flansch herangebracht wurde, um die Länge der Bonddrähte minimal zu halten und um die Verluste zu minimieren.

5.2 Das Messsystem

Für die Charakterisierung des nichtlinearen Verhaltens im Überlast-Fall wurde der Messplatz, Abb. 5.5, aufgebaut. Der Messplatz beinhaltet einen Leistungsgenerator, einen Vorverstärker, einen bidirektionalen Koppler und mehrere Leistungsmesser. Der als Vorverstärker eingesetzte BBA150 kann von 2 GHz bis 6 GHz eine maximale Ausgangsleistung von 200 W liefern und wurde von




Abbildung 5.4: LNA4A MMIC mit koaxialen Test-Fixture; (a) Detailansicht und (b) Gesamtaufbau.

der Firma Rohde & Schwarz ausgeliehen. Der Messplatz wurde durch das Programm *Matlab* gesteuert und war teilautomatisiert. Die kalibrierte Ebene war am Eingang des DUTs (Device Under Test) festgelegt. Während der Messungen wurden die Gate- und Drainströme, die Eingangsleistung, die reflektierte Leistung und die Ausgangsleistung gemessen und die Messwerte gespeichert. Die Ruhestrome am Gate und Drain wurden über ein festgelegtes Zeitfenster aufgenommen, sodass die Erholungszeiten der einzelnen Verstärker-Stufen analysiert werden konnten.

Die Überlast-Leistung wurde bei 5 GHz angelegt und wurde schrittweise bis auf 44 dBm erhöht. Nach jedem gemessenen Leistungsschritt wurde die Messkette an den Knoten 1 und 2 (Abb. 5.5) unterbrochen, und die Klein-Signal Parameter, S_{21} und S_{11} , wurden mit einem skalarem Netzwerkanalysator gemessen.

Für die optimierten robusten LNAs, LNA5B und LNA4A, wurde ein voll-automatisierter Messplatz aufgebaut. Das Umschalten zwischen Groß-Signal und Klein-Signal Messungen war hier nicht mehr notwendig. Der Messplatz wurde mittels *Matlab* gesteuert und beinhaltet zwei Signal-Generatoren, einen Vorverstärker, zwei bidirektionale Koppler, ein Abschlusswiderstand und ein Dämpfungsglied.

Die Überlast-Leistung wurde schrittweise am Eingang des LNAs erhöht. Nach jedem Leistungsschritt wurden die Verstärkung und der Eingangsreflexionsfaktor gemessen. Während der Überlast-Messungen wurden die DC- und




Abbildung 5.5: Messplatz für die Charakterisierung der Robustheit des ersten LNA (Kap. 4.3).

HF-Ströme gespeichert, sodass eine Analyse über das Verhalten des LNAs vor, während und nach dem Stress möglich war.




Abbildung 5.6: Messplatz für die Charakterisierung der Robustheit von LNA5B und LNA4A.

Der Messplatz, in der Abb. 5.6 dargestellt, wurde so entwickelt, dass ein Pegel $P_{avs1} = -5 \text{ dBm}$ am LNA-Eingang angelegt wurde. Die Überlast-Messungen wurden nach folgendem Prinzip durchgeführt:

- die Parameter I_D und I_G wurden mit -5 dBm Eingangsleistung gemessen.
- die erste Überlast-Leistung P_{avs_2} wurde angelegt.
- die Parameter I_D , I_G , P_{avs} , P_{ref} und P_{out} wurden gemessen.
- nach ungefähr 5 Sekunden wurde die erste Überlast-Leistung P_{avs_2} ausgeschaltet.
- die Parameter I_D und I_G wurden wieder mit $P_{avs_1} = -5$ dBm Eingangsleistung über einen längeren Zeitfenster (300 ms) gemessen.

Das Prinzip wiederholte sich bis zu einer Überlast-Leistung von 45 dBm.

Mit diesem Messprinzip war es möglich, die Erholungszeit nach jedem Leistungsschritt zu charakterisieren.

Der Messplatz wurde für die Anregung mit CW-Eingangsleistungen verwendet. Für die Messungen mit gepulsten Eingangsleistungen wurde ein geänderter Messplatz benutzt, Anhang D.

Für die gepulsten Messungen wurden die Messdaten nicht automatisch gespeichert, sondern die Messergebnisse wurden mittels eines Oszilloskops manuell gespeichert. Dabei wurden nur die Drainströme der beiden Stufen, sowie die reflektierten Leistungen und die Ausgangsleistungen gemessen. Aus den gemessenen Leistungen wurde dann die Verstärkung berechnet, Abb. 4.44.

Kapitel 6

Zusammenfassung und Ausblick

In diesem Kapitel sind die erreichten Ergebnisse für die Optimierung von LNA zusammengefasst. Des Weiteren wird gezeigt, wie die gewonnenen Kenntnisse weiter verfolgt und entwickelt werden könnten.

6.1 Zusammenfassung

Ziel dieser vorliegenden Arbeit war es, rauscharme Verstärker zu entwickeln, die eine gute Kombination aus niedrigen Rauscheigenschaften und einer hohen Robustheit gegenüber hohen Eingangsleistungen aufweisen. Es gibt zwei typische Anwendungen wo LNAs auf Basis der GaN-Technologie signifikante Verbesserungen bringen könnten: robuste und lineare LNAs in Empfängersystemen und LNAs mit kürzeren Erholungszeiten für RADAR-Systeme.

In dieser Arbeit wurden hoch lineare und robuste LNAs als GaN-MMICs im X-Band und im C-Band vorgestellt. Durch die Verwendung derartiger Verstärker eröffnet sich die Möglichkeit, die bisherigen Empfängersysteme ohne Schutzschaltungen zu entwerfen. Zusätzlich ergeben sich auf der Systemebene zusätzliche Möglichkeiten, wie z.B. die Verwendung einer einzigen Technologie, in diesem Fall die GaN-Technologie. Dadurch vereinfacht sich der Herstellungsprozess, und die One-Chip-Lösung wird möglich.

Der erste entwickelte LNA im Rahmen dieser Arbeit, der hoch lineare LNA, hat ein Rauschmaß von 2,3 dB und eine Verstärkung >12 dB im X-Band gezeigt. Der Verstärker stellte sich als hoch linear mit einem $OIP3$ von 39 dBm bei 10 GHz dar. Bezüglich seiner Robustheit konnte dieser Verstärker

Eingangsleistungen von bis zu 40 dBm ohne Beschädigung aushalten. Der LNA diente als Startpunkt für die Entwicklung von weiteren LNAs in meiner Arbeit.

Ein wichtiger Punkt dabei war die Minimierung des Rauschmaßes. Die Untersuchungen mittels des Transformator-LNAs und der Änderungen des Transistorlayouts haben diese Arbeit ergänzt. Der Transformator-LNA hat leider nicht die erhofften Ergebnisse gebracht. Das Rauschmaß konnte im Vergleich zum linearen LNA nicht verbessert werden, da bei dem Zusammenschließen des Transistor und des Transformators zusätzliche Verluste eingefügt worden sind. Die Änderungen des Transistorlayouts wiederum zeigten vielversprechende Ergebnisse. Durch die Reduzierung der Gateweite und der Parallelschaltung mehrerer Gatefinger zwischen dem $4 \times 125 \mu\text{m}$ Transistor und dem $12 \times 50 \mu\text{m}$ Transistor verbesserte sich das Rauschmaß um bis zu 0,3 dB.

Zunächst stand die Steigerung der Robustheit im Vordergrund. Das Einfügen eines Gatewiderstandes in der Bias-Schaltung [14] und die in der CMOS-Technologie verwendete stacked-Topologie [42] wurde vereint. Somit entstand eine neuartige Zusammenschaltung der Transistoren am Eingang eines Verstärkers zum Eigenschutz gegen hohe Eingangsleistungen. Ein kapazitiver Spannungsteiler wird am Eingang eines LNAs genutzt, um im Fall einer Überlast die eintreffende HF-Leistung gleichmäßig auf die seriell geschalteten Transistoren aufzuteilen. Zusätzlich reflektiert der Verstärker einen großen Teil der eintreffenden Signale und schützt dadurch die nachfolgenden Strukturen im Empfänger. Die erzielten Ergebnisse zeigten ein Rauschmaß von ~ 5 dB im C-Band. Die Verstärker konnten eine Übersteuerung am Eingang mit Leistungssignalen von bis zu 43 dBm CW-Aussteuerung und bis zu 45 dBm gepulster Aussteuerung ohne Beschädigung aushalten. Diese Ergebnisse stellen bis dato weltweit publizierten Höchstwerte für die Robustheit von rauscharmen Verstärkern dar.

Abschließend wurde ein neuer Entwurf des robusten LNA, LNA4A, ohne die Source-Degeneration-Spule präsentiert. Bei diesem Entwurf stand, bei gleich bleibenden robusten Eigenschaften, die Optimierung des Rauschmaßes im Vordergrund. Der LNA4A lieferte ein Rauschmaß von 4,2 dB und konnte bis zu 44 dBm CW-Aussteuerung und bis zu 47 dBm gepulster Aussteuerung ohne Beschädigung aushalten. Diese Ergebnisse übertreffen die Werte von LNA5A und LNA5B.

Die Untersuchungen an den entwickelten LNAs eröffneten neue Fragestel-

lungen und neue Richtungen für die Verbesserung des Rauschmaßes und der Robustheit. Eines dieser Felder ist die Untersuchung und Forschung an der Minimierung der Erholungszeit nach einer Übersteuerung mit hoher Eingangsleistung.

Die neuartige Verstärkerstruktur wurde 2015 als Patent angemeldet. Die in der vorliegenden Arbeit präsentierten Erkenntnisse sollen dazu beitragen, die Robustheit von LNAs in der GaN-Technologie für Mikrowellenverstärker in neue Dimensionen voranzutreiben. Weiterhin können die gezeigten Verstärkerstrukturen auch in anderen Halbleitertechnologien Verbesserungen erzielen und dort auch genutzt werden.

6.2 Ausblick

Die im Rahmen der Arbeit erzielten Ergebnisse eröffnen vielfältige Möglichkeiten für weiterführende Untersuchungen, welche nachfolgend beschrieben werden.

Minimierung des Rauschens

Das minimal erreichte Rauschmaß des robusten LNA4A ist mit einem Wert von 4,2 dBm bei 4 GHz immer noch zu hoch. Die stacked-Topologie fügt ~ 1 dB Verluste in der Anpassungsschaltung ein. Diese könnte verbessert werden, indem eine optimierte Zusammenschaltung der kapazitiven Spannungsteiler sowie ein optimaler Arbeitspunkt gefunden werden.

Die robusten LNA mit verbessertem Transistorlayout wurden nicht hergestellt. Dies war im zeitlichen Rahmen dieser Arbeit nicht mehr möglich. Die ersten Simulationen zeigen das Potential zur Reduzierung des Rauschmaßes eines stacked-LNAs auf einen Wert von 3 dB bei 4,5 GHz.

Steigerung der Robustheit

Die stacked-Topologien, die in dieser Arbeit entwickelt worden sind, beinhalten nur zwei seriell geschaltete Transistoren. Durch die Zusammenschaltung mehrerer, n , Transistoren in der stacked-Struktur könnte sich die Eingangsspannung gleichmäßig auf die verwendeten Transistoren aufteilen und somit die Robustheit erhöhen.

Untersuchung der Erholungszeit

Der LNA4A hat mehr als 50 ms gebraucht, um sich vom Leistungsstress am Eingang zu erholen. Wie in Kap. 4.4.3 gezeigt worden ist, hängt diese Zeit vom Transistor selbst, aber auch von der äußeren Beschaltung der Bauelemente in dem Anpassnetzwerk sowie in der Biasschaltung ab. Die Erholungszeit könnte durch eine optimierte Beschaltung reduziert werden. Bezüglich des Transistors müssten weitere Untersuchungen gemacht werden, um zu verstehen, welche Effekte während der hohen Belastung im Transistor entstehen, und um durch eine geeignete Änderung der Technologie die Erholungszeit zu minimieren.

Thermische Betrachtung

Aufnahmen der Transistoren und Verstärker während der Übersteuerung mit hoher Eingangsleistung mit einer Wärmebildkamera könnten zusätzliche Hinweise auf eine unterschiedlich starke Aussteuerung verschiedener Transistorbereiche liefern und so bei der Untersuchung der thermischen Effekte von Nutzen sein.

Anhang A

Abkürzungen und Symbole

Abkürzung	Bedeutung
2DEG	zweidimensionales Elektronengas
ADS	Advanced Design System Software der Firma Keysight
AlN	Aluminium Nitrid
AlGaN	Aluminium-Gallium-Nitrid
BTU	Brandenburgische Technische Universität Cottbus-Senftenberg
CMOS	Complementary Metal-Oxide-Semiconductor
CW	Continuous Wave
dB	Dezibel
DC	Direct Current
DUT	Device Under Test, Messobjekt
ESB	Ersatzschaltbild
F	Rauschmaß
f_T	Transitfrequenz
F_{\min}	minimal erreichbares Rauschmaß
FBH	Ferdinand-Braun-Institut, Leibniz-Institut für Höchstfrequenztechnik
GaAs	Gallium Arsenide
GaN	Gallium Nitride
GHz	Gigahertz
GSM	Global System for Mobile Communications
HEMT	High Electron Mobility Transistor
HPA	High Power Amplifier
HF	Hochfrequenz

Abkürzung **Bedeutung**

<i>IM3</i>	Intermodulationsprodukt 3. Ordnung
InP	Indium Phosphide
<i>IP3</i>	Intercept-Punkt 3. Ordnung
Ir	Iridium
JFOM	Johnson's figure of merit
LNA	Low Noise Amplifier
LTE	Long Term Evolution
MMIC	Monolithic Microwave Integrated Circuit
MOCVD	Metal Organic Chemical Vapor Deposition
MOSFETs	Metal-Oxide-Semiconductor Field-Effect Transistor
<i>OIP3</i>	Ausgang Intercept Punkt 3. Ordnung
P_{1dB}	Leistung im 1dB Kompressionspunkt
$P_{\text{ein}}, P_{\text{avs}}$	Eingangsleistung
$P_{\text{aus}}, P_{\text{out}}$	Ausgangsleistung
PECVD	Plasma Enhanced Chemical Vapor Deposition
Si	Silizium
SiC	Silizium-Carbid
SNR	Signal-Rausch-Verhältnis
T_{min}	minimalen Rauschtemperatur
Ti	Titan
U_{DS}	Drain-Source-Spannung
U_{GS}	Gate-Source-Spannung
UMTS	Universal Mobile Telecommunications System Standard

Anhang B

Messergebnisse des Burn-in Prozesses

HF Burn-in Prozess




Abbildung B.1: Messung während des HF Burn-in Prozesses als Funktion der Zeit; (a) P_{avs} und (b) P_{out} .

Stressmessungen nach Burn-in Prozess




Abbildung B.2: Der Transistor T_u und der Transistor T_b nach Stressmessungen für $4 \times 125 \mu\text{m}$ Transistor als Funktion der Zeit; (a) Verstärkung und (b) Ausgangsleistung P_{out} .

Anhang C

Ergebnisse der Überlast-Messungen LNA4A




Abbildung C.1: Die gemessenen Drainströme der ersten Stufe als Funktion der Zeit; (a) vor, während und nach Stressleistung und (b) nach Stressleistung.




Abbildung C.2: Die gemessenen Drainströme der zweiten Stufe als Funktion der Zeit; (a) vor, während und nach Stressleistung und (b) nach Stressleistung.




Abbildung C.3: Die gemessenen Gateströme der ersten Stufe für den Transistor T_1 als Funktion der Zeit; (a) vor, während und nach Stressleistung und (b) nach Stressleistung.




Abbildung C.4: Die gemessenen Gateströme der ersten Stufe für den Transistor T_2 als Funktion der Zeit; (a) vor, während und nach Stressleistung und (b) nach Stressleistung.




Abbildung C.5: Die gemessenen Gateströme der zweiten Stufe als Funktion der Zeit; (a) vor, während und nach Stressleistung und (b) nach Stressleistung.

Anhang D

Messplatz für die gepulsten Messungen




Abbildung D.1: Messplatz für die Charakterisierung der Robustheit von LNA5B und LNA4A mit gepulsten Eingangssignalen.

Literaturverzeichnis

- [1] E. J. Lilienfeld, “Electric Current Control Mechanism,” kanadischen Patentamt, Patent CA272 437 (A), July, 1927.
- [2] Zuletzt abgerufen: 2017-06-06. [Online]. Available: <http://www.oeb1.de/A-Netz/Geraete/Telefunken/103D1/kofferraum.JPG>
- [3] T. Mimura, “The early history of the high electron mobility transistor (HEMT),” *IEEE Transactions on Microwave Theory and Techniques*, vol. 50, no. 3, pp. 780–782, 2002.
- [4] H. P. Maruska, “The Preparation and Properties of Vapor-Deposited Single-Crystal-Line GaN,” *Applied Physics Letters*, vol. 15, no. 10, p. 327, 1969.
- [5] H. McD. Hobgood, M. Brady, W. Brixius, G. Fechko, R. Glass, D. Henshall, J. R. Jenny, R. Leonard, D. Malta, S. G. Müller, V. F. Tsvetkov, and C. H. Carter Jr., “Status of Large Diameter SiC Crystal Growth for Electronic and Optical Applications,” *Materials Science Forum*, vol. 338-342, pp. 3–8, 2000.
- [6] A. P. M. Maas, J. P. B. Janssen, and F. E. v. Vliet, “Set of X-band distributed absorptive limiter GaAs MMICs,” in *Radar Conference, 2007. EuRAD 2007. European*, 2007, pp. 17–20.
- [7] M. S. Heins, J. M. Carroll, M. Kao, J. Delaney, and C. F. Campbell, “X-band GaAs mHEMT LNAs with 0.5 dB noise figure,” in *Microwave Symposium Digest, 2004 IEEE MTT-S International*, vol. 1, June 2004, pp. 149–152 Vol.1.

- [8] C. Andrei, O. Bengtsson, R. Doerner, S. A. Chevtchenko, and M. Rudolph, "Robust stacked GaN-based low-noise amplifier MMIC for receiver applications," in *2015 IEEE MTT-S International Microwave Symposium*, 2015, pp. 1–4.
- [9] P. Schuh, H. Sledzik, R. Reber, A. Fleckenstein, R. Leberer, M. Oppermann, R. Quay, F. v. Raay, M. Seelmann-Eggebert, R. Kiefer, and M. Mikulla, "GaN MMIC based T/R-Module Front-End for X-Band Applications," in *Microwave Integrated Circuit Conference, 2008. EuMIC 2008. European*, 2008, pp. 274–277.
- [10] H. T. Friis, "Noise figures of radio receivers," *Proceedings of the IRE*, vol. 32, no. 7, pp. 419–422, 1944.
- [11] J. Rollett, "Stability and power-gain invariants of linear twoports," *IRE Transactions on Circuit Theory*, vol. 9, no. 1, pp. 29–32, 1962.
- [12] M. Edwards and J. Sinsky, "A new criterion for linear 2-port stability using a single geometrically derived parameter," *IEEE Transactions on Microwave Theory and Techniques*, vol. 40, no. 12, pp. 2303–2311, Dec. 1992.
- [13] V. Aparin, "Linearization of CDMA receiver front-ends," Ph.D. dissertation, University of California, San Diego, 2005.
- [14] M. Rudolph, R. Behtash, R. Doerner, K. Hirche, J. Würfl, W. Heinrich, and G. Trankle, "Analysis of the Survivability of GaN Low-Noise Amplifiers," *IEEE Transactions on Microwave Theory and Techniques*, vol. 55, no. 1, pp. 37–43, Jan. 2007.
- [15] M. V. Aust, A. K. Sharma, Y.-C. Chen, and M. Wojtowicz, "Wideband dual-gate GaN HEMT low noise amplifier for front-end receiver electronics," in *2006 IEEE Compound Semiconductor Integrated Circuit Symposium*. IEEE, 2006, pp. 89–92.
- [16] S. Colangeli, A. Bentini, W. Ciccognani, E. Limiti, and A. Nanni, "GaN-Based Robust Low-Noise Amplifiers," *IEEE Transactions on Electron Devices*, vol. 60, no. 10, pp. 3238–3248, Oct. 2013.

- [17] J. P. B. Janssen, M. Van Heijningen, G. Provenzano, G. C. Visser, E. Morvan, and F. E. Van Vliet, "X-band robust AlGa_N/Ga_N receiver MMICs with over 41 dBm power handling," in *2008 IEEE Compound Semiconductor Integrated Circuits Symposium*. IEEE, 2008, pp. 1–4.
- [18] E. M. Suijker, M. Rodenburg, J. A. Hoogland, M. Van Heijningen, M. Seelmann-Eggebert, R. Quay, P. Bruckner, and F. E. Van Vliet, "Robust AlGa_N/Ga_N low noise amplifier MMICs for C-, Ku- and Ka-band space applications," in *IEEE Compound Semiconductor Integrated Circuits Symp., Greensboro*, 2009, pp. 1–4.
- [19] A. Liero, M. Dewitz, S. Kühn, N. Chaturvedi, Jijun Xu, and M. Rudolph, "On the Recovery Time of Highly Robust Low-Noise Amplifiers," *IEEE Transactions on Microwave Theory and Techniques*, vol. 58, no. 4, pp. 781–787, Apr. 2010.
- [20] Y. Li, Y. C. Liang, G. S. Samudra, H. Huang, and Y.-C. Yeo, "Influences of gate drive on pulsed current collapse recovery in AlGa_N/Ga_N power HEMTs," in *Power Electronics and Drive Systems (PEDS), 2013 IEEE 10th International Conference on*. IEEE, 2013, pp. 521–524.
- [21] O. Axelsson, N. Billstrom, N. Rorsman, and M. Thorsell, "Impact of Trapping Effects on the Recovery Time of Ga_N Based Low Noise Amplifiers," *IEEE Microwave and Wireless Components Letters*, vol. 26, no. 1, pp. 31–33, Jan. 2016.
- [22] S. A. Chevtchenko, P. Kurpas, N. Chaturvedi, R. Lossy, and J. Würfl, "Investigation and reduction of leakage current associated with gate encapsulation by Si_Nx in AlGa_N/Ga_N HFETs," in *CS MANTECH Conference. Palm Springs, California, USA, May*, 2011.
- [23] R. Lossy, H. Blanck, and J. Würfl, "Reliability studies on Ga_N HEMTs with sputtered Iridium gate module," *Microelectronics Reliability*, vol. 52, no. 9-10, pp. 2144–2148, Sept. 2012.
- [24] S. A. Chevtchenko, S. Freyer, L. Weixelbaum, P. Kurpas, and J. Würfl, "Yield improvement of metal-insulator-metal capacitors in MMIC fabricati-

- on process based on AlGa_N/Ga_N HFETs,” in *CS MANTECH Conf. Dig.*, 2014, pp. 131–134.
- [25] H. S. Yoon, B.-G. Min, J. M. Lee, D. M. Kang, H.-K. Ahn, H. Kim, and J. Lim, “Microwave Low-Noise Performance of 0.17 μm Gate-Length AlGa_N/Ga_N HEMTs on SiC With Wide Head Double-Deck T-Shaped Gate,” *IEEE Electron Device Letters*, vol. 37, no. 11, pp. 1407–1410, Nov. 2016.
- [26] A. Tessmann, “Monolithisch integrierte Millimeterwellenverstärker für bildgebende Systeme,” Ph.D. dissertation, Universitätsverlag Karlsruhe, 2006.
- [27] C. Sanabria, “Noise of AlGa_N/Ga_N HEMTs and oscillators,” Ph.D. dissertation, University of California Santa Barbara, 2006.
- [28] T. Das, “Practical considerations for low noise amplifier design,” *Freescale semiconductor Rev 0*, vol. 5, 2013.
- [29] N. Chaturvedi, “Development and study of AlGa_N/Ga_N microwave transistors for high power operation,” Ph.D. dissertation, Technische Universität Berlin, Fakultät IV - Elektrotechnik und Informatik, 2008.
- [30] M. J. Wolter, *Störstellen in Galliumnitrid-basierenden Transistoren*. Forschungszentrum Jülich, Zentralbibliothek, 2004.
- [31] A. Chini, F. Fantini, V. Di Lecce, M. Esposito, A. Stocco, N. Ronchi, F. Zanon, G. Meneghesso, and E. Zanoni, “Correlation between DC and RF degradation due to deep levels in AlGa_N/Ga_N HEMTs,” in *Electron Devices Meeting (IEDM), 2009 IEEE International*. IEEE, 2009, pp. 1–4.
- [32] Jungwoo Joh and J. del Alamo, “Critical Voltage for Electrical Degradation of Ga_N High-Electron Mobility Transistors,” *IEEE Electron Device Letters*, vol. 29, no. 4, pp. 287–289, Apr. 2008.
- [33] P. Valizadeh and D. Pavlidis, “Effects of RF and DC stress on AlGa_N/Ga_N MODFETs: a low-frequency noise-based investigation,” *IEEE Transactions on Device and Materials Reliability*, vol. 5, no. 3, pp. 555–563, Sept. 2005.

- [34] M. W. Pospieszalski, “Modeling of noise parameters of MESFETs and MODFETs and their frequency and temperature dependence,” *IEEE Transactions on Microwave Theory and Techniques*, vol. 37, no. 9, pp. 1340–1350, 1989.
- [35] C. Andrei, R. Doerner, O. Bengtsson, S. A. Chevtchenko, W. Heinrich, and M. Rudolph, “Highly linear X-band GaN-based low-noise amplifier,” in *Signals, Systems, and Electronics (ISSSE), 2012 International Symposium on*. IEEE, 2012, pp. 1–4.
- [36] A. Bettidi, F. Corsaro, A. Cetronio, A. Nanni, M. Peroni, and P. Romanini, “X-band GaN-HEMT LNA performance versus robustness trade-off,” in *Microwave Integrated Circuits Conference, 2009. EuMIC 2009. European*. IEEE, 2009, pp. 439–442.
- [37] M. Micovic, A. Kurdoghlian, T. Lee, R. O. Hiramoto, P. Hashimoto, A. Schmitz, I. Milosavljevic, P. J. Willadsen, W.-S. Wong, M. Antcliffe, and others, “Robust Broadband (4 GHz-16 GHz) GaN MMIC LNA,” in *Compound Semiconductor Integrated Circuit Symposium, 2007. CSIC 2007. IEEE*. IEEE, 2007, pp. 1–4.
- [38] J. P. B. Janssen, M. Van Heijningen, G. C. Visser, M. Rodenburg, H. K. Johnson, M. J. Uren, E. Morvan, and F. E. Van Vliet, “Robust X-band LNAs in AlGaIn/GaN technology,” in *Microwave Integrated Circuits Conference, 2009. EuMIC 2009. European*. IEEE, 2009, pp. 101–104.
- [39] R. Cantz, *Hochfrequenzverstärkung mit Trioden*. Telefunken-Rohre, Sonderheft, 1953.
- [40] H. Fukui, “Design of microwave GaAs MESFET’s for broad-band low-noise amplifiers,” *IEEE Transactions on microwave theory and techniques*, vol. 27, no. 7, pp. 643–650, 1979.
- [41] J. Jayamon, A. Agah, B. Hanafi, H. Dabag, J. Buckwalter, and P. Asbeck, “A W-band stacked FET power amplifier with 17 dBm P sat in 45-nm SOI MOS,” in *2013 IEEE Radio and Wireless Symposium*. IEEE, 2013, pp. 256–258.

- [42] S. Pornpromlikit, J. Jeong, C. D. Presti, A. Scuderi, and P. M. Asbeck, “A 33-dBm 1.9-GHz silicon-on-insulator CMOS stacked-FET power amplifier,” in *Microwave Symposium Digest, 2009. MTT’09. IEEE MTT-S International*. IEEE, 2009, pp. 533–536.
- [43] C. Andrei, O. Bengtsson, R. Doerner, S. A. Chevtchenko, W. Heinrich, and M. Rudolph, “Dynamic behaviour of a Low-Noise Amplifier GaN MMIC under input power overdrive,” in *Microwave Conference (EuMC), 2015 European*. IEEE, 2015, pp. 231–234.