TY - THES A1 - Ulbricht, Markus T1 - Systematische Lebensdauer-Optimierung für hochintegrierte Systeme auf der Basis von Nano-Strukturen durch Stress-Optimierung und Selbstreparatur T1 - Systematic lifetime optimization of highly integrated systems based on nano structures by means of stress optimization and self repair N2 - Die Skalierung von Bauelementen der Mikroelektronik bis hin zu atomaren Dimensionen hat einen zunehmenden negativen Einfluss auf deren Zuverlässigkeit und mittlere Lebensdauer. Durch uneinheitliches Skalieren der räumlichen Ausdehnung im Vergleich zur Versorgungsspannung steigen die internen Energiedichten und damit die Temperatur. Diese trägt wesentlich zur Verstärkung gewisser Fehlereffekte bei. Maßnahmen wie Selbstreparatur und Entstressen können dieser Entwicklung entgegenwirken, wobei Kombinationen solcher Ansätze noch bessere Ergebnisse versprechen. Ziel der vorliegenden Dissertationsschrift ist es, eine dieser Kombinationen auf ihre Kosten und Nutzen zu untersuchen. Damit kann am Ende die Aussage getroffen werden, ob die Activity Migration eine gewinnbringende Ergänzung in einem zur Selbstreparatur genutzten M aus N System darstellt oder nicht. Um dieses Ziel zu erreichen, werden zuerst fünf verschiedene Implementierungen des Ansatzes in einem VLIW Prozessor erstellt. Anschließend findet die Simulation der Implementierungen in verschiedenen Strukturgrößen, in Bezug auf ihr Temperaturverhalten statt. Über entsprechende Modellierungen wird daraufhin die Zuverlässigkeit und mittlere Lebensdauer der Originalsysteme, Systeme mit reinem M aus N System und den Systemen mit integrierter Activity Migration in Abhängigkeit von Temperatur und Fläche ermittelt. Die erzeugten Ergebnisse belegen, dass das Hinzufügen der Activity Migration bei den untersuchten Prozessormodellen, mit starker thermischer Kopplung zwischen Funktions- und Ersatzbaugruppen, warmer Redundanz, Rekonfiguration im laufenden Betrieb und den gegebenen Formeln zur Berechnung der Fehlerraten verschiedener Fehlermodelle, keinen nennenswerten Gewinn an Lebensdauer erbringt, da das reine M aus N System bereits zu einer deutlichen Lebensdauersteigerung führt. N2 - The continued scaling of microelectronic elements down to atomic dimensions has a growing negative influence on their reliability and lifetime. By scaling the spatial dimensions faster than the supply voltage, internal power densities rise and with that the temperature. This substantially accelerates certain fault effects. Countermeasures such as self repair and destressing are able to slow down this development, whereby a combination of these approaches promises even better results. The aim of this thesis is to examine one of these approaches to expose its costs and benefits. By the end of this research, it is possible to decide, whether the Activity Migration is a beneficial supplement to an existing k out of n system, used for self repair, or not. To achieve this goal, five different versions of the approach are implemented in a VLIW processor. Afterwards, those implementations are simulated in different feature sizes to determine their properties, regarding the temperature. In the next part, the reliability and mean time to failure of the original systems, of the systems with pure k out of n system and of the systems with integrated activity migration are calculated in relation to the temperature and area, using adequate models. The generated results show that adding activity migration to an existing k out of n system with strong thermal coupling between the active and passive components, warm redundancy, online reconfiguration and the given formulas for the calculation of failure rates under certain fault effects, brings no gain in lifetime worth mentioning, since the pure k out of n system by itself already leads to a significant increase in expected lifetime. KW - Temperaturmanagement KW - Thermal management KW - Selbstreparatur KW - M aus N System KW - Zuverlässigkeit KW - Mittlere Lebensdauer KW - Self repair KW - k out of n system KW - Reliability KW - Mean time to failure KW - Elektronisches Bauelement KW - Lebensdauer KW - Zuverlässigkeit Y1 - 2014 U6 - http://nbn-resolving.de/urn/resolver.pl?urn:nbn:de:kobv:co1-opus4-31220 ER - TY - THES A1 - Veleski, Mitko T1 - A cross-layer framework for adaptive processor-based systems regarding error resilience and power efficiency T1 - Ein schichtenübergreifender Ansatz für adaptive prozessorbasierte Systeme hinsichtlich Fehlerresilienz und Leistungseffizienz N2 - This dissertation proposes a cross-layer framework able to synergistically optimize resilience and power consumption of processor-based systems. It is composed of three building blocks: SWIELD multimodal flip-flop (FF), System Operation Management Unit (SOMU) and Framework Function Library (FFL). Implementation of the building blocks is performed at circuit, architecture and software layer of the system stack respectively. The SWIELD FF can be configured to operate as a regular flip-flop or as an enhanced flip-flop for protection against timing/radiation-induced faults. It is necessary to perform replacement of selected timing-critical flip-flops in a system with SWIELD FFs during design time. When the system is active, the SWIELD FFs operation mode is dynamically managed by the SOMU controller according to the current requirements. Finally, the FFL contains a set of software procedures that greatly simplify framework utilization. By relying on the framework, a system can intelligently interchange techniques such as Adaptive Voltage/Frequency Scaling, selective Triple Modular Redundancy and clock gating during operation. Additionally, a simple and convenient strategy for integration of the framework in processor-based systems is also presented. A key feature of the proposed strategy is to determine the number of SWIELD FFs to be inserted in a system. Using this strategy, the framework was successfully embedded in instances of both single- and multicore systems. Various experiments were conducted to evaluate the framework influence on the target systems with respect to resilience and power consumption. At expense of about 1% area overhead, the framework is able to preserve performance and to reduce power consumption up to 15%, depending on the number of SWIELD FFs in the system. Furthermore, it was also shown that under certain conditions, the framework can provide failure-free system operation. N2 - In dieser Dissertation wird ein schichtenübergreifendes Framework vorgeschlagen, das in der Lage ist, die Resilienz und den Stromverbrauch von prozessorbasierten Systemen synergetisch zu optimieren. Es setzt sich aus drei Bausteinen zusammen: SWIELD Multimodal Flip-Flop (FF), System Operation Management Unit (SOMU) und Framework Function Library (FFL). Die Implementierung der Bausteine erfolgt jeweils auf der Schaltkreis-, Architektur- und Softwareebene. Das SWIELD FF kann so konfiguriert werden, dass es als normales Flipflop oder als erweitertes Flipflop zum Schutz vor zeit- und strahlungsbedingten Fehlern arbeitet. Während der Entwurfszeit müssen ausgewählte zeitkritische Flipflops im System durch SWIELD FFs ersetzt werden. Wenn das System aktiv ist, wird der Betriebsmodus der SWIELD FFs vom SOMU-Controller entsprechend den aktuellen Anforderungen dynamisch verwaltet. Schließlich enthält das FFL eine Reihe von Softwareverfahren, die die Nutzung des Frameworks erheblich vereinfachen. Durch den Einsatz des Frameworks kann das System Techniken wie Adaptive Voltage/Frequency Scaling, selektive Triple Modular Redundancy und Clock Gating während des Betriebs intelligent austauschen. Außerdem wird eine einfache und komfortable Strategie zur Integration des Frameworks in prozessorbasierte Systeme vorgestellt. Eine wesentliche Eigenschaft der vorgeschlagenen Strategie besteht darin, die Anzahl der SWIELD FFs zu bestimmen, die in das System eingefügt werden sollen. Mit dieser Strategie wurde das Framework erfolgreich in Instanzen von Single- und Multicore-Systemen integriert. Es wurden verschiedene Experimente durchgeführt, um den Einfluss des Frameworks auf die Zielsysteme im Hinblick auf Resilienz und Stromverbrauch zu bewerten. Auf Kosten von ca. 1% Flächen-Overhead ist das Framework in der Lage, die Verarbeitungsleistung zu erhalten und den Stromverbrauch, abhängig von der Anzahl der SWIELD FFs im System bis 15% zu reduzieren. Darüber hinaus wurde gezeigt, dass das Framework unter bestimmten Bedingungen einen ausfallfreien Systembetrieb gewährleisten kann. KW - Processor KW - Cross-layer KW - Power KW - Resilience KW - Prozessoren KW - Energieeffizienz KW - Leistungseffizienz KW - Fehlerresilienz KW - Prozessor KW - Modell KW - Energieeffizienz KW - Fehlertoleranz Y1 - 2022 U6 - http://nbn-resolving.de/urn/resolver.pl?urn:nbn:de:kobv:co1-opus4-61450 ER - TY - THES A1 - Werner, André T1 - Anwendungsorientierte FPGA Architekturen : Virtual Coarse Grained Reconfigurable Array für die Berechnung arithmetischer Operation T1 - Application-oriented FPGA architectures : Virtual Coarse Grained Reconfigurable Array for calculating arithmetic operation N2 - Sowohl in Anlagen mit Hochgeschwindigkeitsrechensystemen als auch in der Industrie in so genannten smarten Problemlösungen spielen Rechenbeschleuniger eine immer bedeutendere Rolle. Diese wissenschaftliche Arbeit befasst mich mit der Untersuchung anwendungsorientierter FPGA-Architekturen, um die Lücke zwischen Performanz und Energieverbrauch zu verkleinern oder gar zu schließen. Sie untersucht zunächst die optimale Granularität einer Architektur für einen Algorithmus. Anhand der Auswertung einer umfangreichen Versuchsreihe mit ca. 650 Simulationen und etwa 200 verschiedenen Architekturen wird versucht einen FPGA mit optimalen Eigenschaften für eine Beschleunigerhardware abzuleiten. Für die Untersuchung wird das Evaluationswerkzeugs Verilog-To-Routing genutzt, dessen Steuerung nebst dem Parsen der Ergebnisse mittels Python automatisiert wird. Basierend auf den Ergebnissen dieser Granularitätsuntersuchung wird die Einführung einer parameterisierbaren CGRA-Architektur beschrieben, welche als Overlay auf einer beliebigen FPGA-Architektur aufgebracht werden kann. Die ersten Ergebnisse einer Evaluation mit einem Faltungsalgorithmus weisen auf Probleme beim Datentransfer zwischen einem Prozessorsystem und dem VCGRA als Beschleuniger hin, weshalb in zusätzliche Module für eine Entspannung dieses Flaschenhalses investiert wird. Aus Überlegungen entstehen so genannte Pre-Fetcher und Datenpuffer, eine Memory Management Unit und eine zentrale Steuerstelle, die Central Control Unit, welche das VCGRA zu einer Gesamtarchitektur ergänzen. Die Entwicklungsschritte und Evaluation dieser zusätzlichen Module erfolgt nun in SystemC, statt in VHDL, um den Zyklus von Design und Evaluation zu verkürzen. Im Zusammenhang mit der Central Control Unit wird ein Maschinencode im Binärformat und ein passender Assemblerbefehlssatz entworfen, um das VCGRA autark zu steuern. Alle Werkzeuge und die Architektur stehen unter Open-Source- Lizenzen der wissenschaftlichen Community zur Verfügung. N2 - Both in plants with high-speed computing systems and in industry in so-called smart problem solutions, computing accelerators play an increasingly important role. This scientific work deals with the investigation of application-oriented FPGA architectures in order to reduce or even close the gap between performance and energy consumption. It first investigates the optimal granularity of an architecture for an algorithm. Based on the evaluation of an extensive series of experiments with about 650 simulations and about 200 different architectures, an attempt is made to derive an FPGA with optimal characteristics for an accelerator hardware. For the investigation the evaluation tool Verilog-To-Routing is used, whose control is automated by means of Python in addition to the parsing of the results. Based on the results of this granularity investigation, the introduction of a parameterizable CGRA architecture is described, which can be applied as an overlay on any FPGA architecture. The first results of an evaluation with a convolutional algorithm indicate problems with the data transfer between a processor system and the VCGRA as accelerator, which is why investments are made in additional modules to relax this bottleneck. Considerations result in so-called pre-fetcher and data buffers, a memory management unit and a central control unit, which complement the VCGRA to form an overall architecture. The development steps and evaluation of these additional modules are now done in SystemC, instead of VHDL, to shorten the cycle of design and evaluation. In conjunction with the central control unit, machine code in binary format and a matching assembly instruction set will be designed to control the VCGRA autonomously. All tools and the architecture are available under open source licenses to the scientific community. KW - FPGA KW - SystemC KW - CGRA KW - Overlay Architektur KW - Beschleuniger KW - Accelerator KW - Overlay architecture KW - VCGRA KW - Field programmable gate array KW - Overlay-Netz KW - SystemC Y1 - 2022 U6 - http://nbn-resolving.de/urn/resolver.pl?urn:nbn:de:kobv:co1-opus4-62484 ER - TY - RPRT ED - Reichenbach, Marc ED - Schmailzl, Kurt J.G. T1 - 3rd Workshop on smart medical devices and systems – RC-SMDS ‘22 T1 - 3. Workshop für intelligente medizinische Geräte und Systeme - RC-SMDS 22 N2 - For the third time we were able to hold our PhD workshop "Research is Calling" on smart medical devices and systems, this time in Berlin again. This unique workshop brings together young scientists from computer science and medicine to provide a forum to discuss the very latest approaches to smart medical devices and systems. This year, for the first time, it is possible to publish corresponding workshop proceedings via the publication service of the Brandenburg Technical University (BTU). In our view, this format can create true interdisciplinarity because everyone presents their ideas and interim results to colleagues from a wide variety of disciplines and, conversely, hears and sees the latest from many other specialties. This forum is the vehicle for initiating new collaborations and planning joint research projects. The 'Cottbus project' emerged from personal partnerships between 'technicians' and 'physicians' and was planned from the beginning as a platform and an offer: as a platform for free and fully open scientific exchange and discourse, as an offer to all who are interested, also and gladly beyond Brandenburg. Begun as a "PhD Colloquium", Cottbus' "Research is Calling" is an ideas laboratory for young scientists. Cottbus is to establish a university medical faculty in the next few years as part of the structural change program following the coal phase-out. From our point of view, this lab is an important building block to establish cross-sectional issues right at the interface between medicine and technology, a culture of open discourse and scientific dialogue. The workshop covers the following topics in particular: Smart sensors for medical applications, Low-power wearable sensors, artificial intelligence for medical applications, medical robots, algorithms for medical applications, applications and case studies. Despite the pandemic situation the workshop could be held in presence. In five exciting presentations new ideas and cooperation possibilities were shown. Two keynotes (including Alina Nechyporenko, Marcus Frohme as special guests) and a dinner rounded off the program. At this point we would like to thank all participants, the reviewers, and the organizers, Stefan Scharoba and Kathleen Galke. We look forward to establishing this event as permanent and reaching an ever-growing audience. N2 - Zum dritten Mal konnten wir unseren PhD-Workshop "Research is Calling" zu intelligenten medizinischen Geräten und Systemen in Berlin veranstalten. Dieser einzigartige Workshop bringt junge Wissenschaftlerinnen und Wissenschaftler aus der Informatik und der Medizin zusammen und bietet ein Forum, um die neuesten Ansätze für intelligente medizinische Geräte und Systeme zu diskutieren. In diesem Jahr ist es zum ersten Mal möglich, entsprechende Workshop-Papiere über den Publikationsservice der Brandenburgischen Technischen Universität (BTU) zu veröffentlichen. Wir sind der Meinung, dass dieses Format eine einzigartige Interdisziplinarität schafft: Jeder Teilnehmer präsentiert seine Ideen und Zwischenergebnisse vor Kollegen aus den unterschiedlichsten Disziplinen und stellt sich deren kritischen Fragen. Entsprechend ist dieses Forum hervorragend geeignet für die Anbahnung neuer Kooperationen und für die Planung gemeinsamer Forschungsprojekte. Der vorliegende Tagungsband behandelt insbesondere folgende Themen: Intelligente Sensoren für medizinische Anwendungen, energiesparsame tragbare medizinische Geräte, Künstliche Intelligenz für medizinische Anwendungen, medizinische Roboter, Algorithmen für medizinische Anwendungen, Anwendungen und Fallstudien. KW - Low-power device KW - Medical device KW - Robots KW - ECG KW - Bipolar disorder KW - Energiesparsame Geräte KW - Medizinische Geräte KW - Roboter KW - EKG KW - Bipolare Störung KW - Medizintechnik KW - Elektrokardiografie KW - Intelligenter Sensor KW - Roboter KW - Energieeinsparung KW - Konferenzschrift Y1 - 2022 U6 - http://nbn-resolving.de/urn/resolver.pl?urn:nbn:de:kobv:co1-opus4-63042 ER -