TY - THES A1 - Schwartz, Bernhard Ewald T1 - Die Lumineszenz von Germanium-Strukturen auf Silizium-Substrat T1 - Luminescence of germanium structures on silicon substrates N2 - Um die technischen Limitierungen bezüglich der Geschwindigkeit und Verlustleistung aktueller Mikroprozessoren zu überwinden, sind neue Technologien notwendig. Eine Möglichkeit ist der Austausch klassischer metallischer Verbindungsleiter durch optische Übertragungswege. Als monolithisch integrierbare Lichtquellen kommen Germanium-basierte Leuchtdioden oder Laser auf Silizium-Substrat in Frage. Dafür ist eine intensive direkte Lumineszenz der Ge-Schicht nötig. Aus diesem Grund wurde der Einfluss von Donatorkonzentration, Verspannung, Quanten-Confinement und Versetzungsdichte auf die Lumineszenzintensität von Ge-Strukturen mittels Photo- und Elektrolumineszenz-Spektroskopie (PL bzw. EL) untersucht. Eine Antimon-Konzentration von 3e19/cm³ erhöhte die Intensität um das Vierfache im Vergleich zu einer intrinsischen Ge-Schicht. Eine zusätzliche Zugverspannung durch ein virtuelles Substrat aus GeSn erzielte nur eine geringfügige Intensitätssteigerung. Eine GeSn/Ge Multi-Quantum-Well (MQW) Struktur steigerte die Lumineszenz um den Faktor 16. Jedoch wurde durch transmissionselektronenmikroskopische Untersuchungen der Strukturen eine hohe Dichte von Durchstoßversetzungen (threading dislocations) im Bereich von 1e9/cm² gefunden. Diese bewirken eine Reduzierung der Lumineszenzintensität um zwei Größenordnungen, wie PL-Messungen an pseudomorph gewachsenen Ge/Si-MQW-Schichten zeigen. Eine Analyse der Strom-Spannungs-Kurven ergab einen weitaus weniger schädlichen Einfluss von Durchstoßversetzungen im Germanium als dies für Silizium der Fall ist. Im Hinblick auf eine Steigerung der direkten Ge-Lumineszenz sollten dotierte MQW-Strukturen und eine Reduzierung der Versetzungsdichte Anwendung finden. N2 - In order to address the technical bottleneck of speed and power loss in current microprocessors, new technologies are needed. One possibility is the rational exchange of metallic connections with optical on-chip interconnects. Therefore, a suitable light source is needed. Germanium-based light emitting diodes or lasers grown on silicon substrates are promising candidates for monolithically integrated light sources. This requires a strong direct luminescence of the Ge layer. This work studies the influence of donor concentration, strain, quantum confinement and dislocation density on the luminescence intensity of Ge-based structures by means of photo- and electroluminescence spectroscopy. An antimony concentration of 3e19/cm³ increases the intensity by a factor of four compared to an intrinsic Ge layer. Additional tensile strain introduced by a GeSn virtual substrate causes only a slight increase in intensity. A GeSn/Ge multi-quantum-well (MQW) structure exhibits a 16 times increase of the luminescence. However, transmission electron microscopy studies of these structures revealed a high density of threading dislocations in the range of 1e9/cm². This causes a reduction of the luminescence intensity by two orders of magnitude, as photoluminescence measurements on pseudomorphically grown Ge/Si-MQW-layers show. Current-voltage characteristics of the Ge devices show a far less detrimental effect of dislocations than in case of Si devices. In order to increase the direct luminescence of Ge, the use of doped MQW structures and a reduction of the threading dislocation density should be favoured. KW - Germanium KW - Zinn KW - LED KW - Silizium KW - Si-Photonik KW - Tin KW - Luminescence KW - Silicon KW - Silicon photonics KW - Germanium KW - Lumineszenz KW - Silicium KW - Photonik Y1 - 2019 U6 - http://nbn-resolving.de/urn/resolver.pl?urn:nbn:de:kobv:co1-opus4-48647 ER - TY - THES A1 - Vasylyev, Andriy T1 - Integrated RF power amplifier design in Silicon-based technologies T1 - Integrierter RF Leistungsverstärker Entwurf in Siliziumbasierten Technologien N2 - This thesis presents the design and implementation of the RF power amplifiers in modern silicon based technologies. The main challenge is to include power amplifier on a single chip with output power level in watts, operating at high frequencies where the transit frequency (fT) is just a few times higher than the operating frequency. This work describes the design procedure for bipolar and CMOS transformer-based Class-A, Class-AB and Class-B power amplifiers. The design procedure is based on the HICUM for bipolar and BSIM4 for CMOS transistor models and is divided in four parts: •Building a one transistor prototype power amplifier which is based on the analytical analysis of the output characteristics and transistor model. •Load-pull simulation to define the final input and output impedances. •Derivation of the analytical equations for the transformer-based matching network. •Design of the final transformer-based push-pull power amplifier. A good agreement between the proposed analytical analysis and large-signal (harmonic balance) simulation results proofs usefulness of the proposed power amplifier design approach. Additionally, it shows the contribution of the separated devices at the final design that helps to find a technology limits in the current circuit design. The main achievements include: •A 2.4 GHz power amplifier in 0.13 um CMOS technology. An output power of 28 dBm is achieved with a power added efficiency of 48 % at a supply voltage of 1.2 V [Vasylyev 04]. •Two 17 GHz power amplifiers in 0.13 um CMOS technology (one fully integrated while the other with external matching network) with output power exceeding 50 mW. The former exhibits a power added efficiency of 9.3 % while the latter a 15.6 % power added efficiency [Vasylyev 06]. •A fully integrated K and Ka bands power amplifier in 0.13 um CMOS technology. A 13 dBm output power along with power added efficiency of 13 % is achieved at an operating frequency of 25.7 GHz with 1.2 V supply [Vasylyev 05,a]. •A fully integrated power amplifier based on a novel power combining transformer structure in 28 GHz-fT SiGe-bipolar technology. A 32 dBm output power along with power added efficiency of 30 % is achieved at an operating frequency of 2.12 GHz with 3.5 V supply [Vasylyev 05,b]. N2 - Diese Doktorarbeit beschäftigt sich mit dem Entwurf und der Ausführung von Hochfrequenz- Leistungsverstärkern in modernen Silizium Technologien. Die Herausforderung ist, HF-Leistungsverstärker mit mehreren Watt Ausgangsleistung vollständig monolithisch zu integrieren; wobei die Betriebsfrequenz bereits 25% der Transitfrequenz (fT) beträgt. Diese Arbeit beschreibt das Entwurfverfahren für bipolar und CMOS Leistungs-verstärker der Klasse-A, Klasse-AB und Klasse-B mit monolithisch integrierten Transformatoren. Das Entwurfverfahren verwendet für bipolar das HICUM Transistor-Modell und für CMOS das BSIM4 Transistor-Modell und lässt sich in vier Teile gliedern: •Analyse eines Ein-Transistor-Verstärkers, basierend auf der analytischen Analyse der Ausgangcharakteristiken und der Transistor-Modelle. •Simulation mit Lastvariation, zur Ermittlung der optimalen Ein-und Ausgangsimpedanzen. •Ableitung der analytischen Gleichungen für das Transformator Anpassungsnetz. •Entwurf vom optimierten Gegentaktleistungsverstärker mit monolithischen Transformatoren. Eine gute Übereinstimmung zwischen der vorgeschlagenen analytischen Analyse und dem Großsignal-Simulationenergebnis beweist die Nützlichkeit der vorgeschlagenen Verstärker-Entwurfannäherung. Zusätzlich zeigt es den Beitrag der einzelnen Komponenten, was das optimale Ausreizen der Technologie ermöglicht. Die Hauptergebnisse: •Ein 2.4 GHz Leistungsverstärker in einer 0.13 µm CMOS Technologie mit einer Ausgangsleistung von 28 dBm und einem Verstärkerwirkungsgrad von 48 % an einer Versorgungsspannung von 1.2 V [Vasylyev 04]. •Zwei 17 GHz Leistungsverstärker in einer 0.13 um CMOS Technologie (eine Variante enthält ein monolithisch integriertes Anpassungsnetzwerk, die andere Variante enthält ein externes Anpassungsnetzwerk) mit einer Ausgangsleistung über 50 mW. Der Verstärkerwirkungsgrad beträgt 9.3 % für Variante 1 und 15.6% für Variante 2 [Vasylyev 06]. •Ein völlig integrierter K und Ka Band-Leistungsverstärker in einer 0.13 um CMOS Technologie. Bei einer Betriebsfrequenz von 25.7 GHz wird eine Ausgangsleistung von 13 dBm und ein Verstärker-wirkungsgrad von 13% erreicht (1.2 V Versorgungsspannung) [Vasylyev 05, a]. •Ein völlig integrierter Leistungsverstärker basierend auf einer neuartigen Transformator-Struktur in einer 28 GHz-fT SiGe Bipolar Technologie. Eine Ausgangsleistung von 32 dBm und ein Verstärkerwirkungsgrad von 30 % werden bei einer Betriebsfrequenz von 2.12 GHz und 3.5 V Versorgungsspannung erreicht [Vasylyev 05, b]. KW - Siliciumbauelement KW - Radiofrequenzbereich KW - Verstärker KW - Leistungsverstärker KW - CMOS KW - Power amplifier KW - CMOS Y1 - 2006 U6 - http://nbn-resolving.de/urn/resolver.pl?urn:nbn:de:kobv:co1-opus-202 ER - TY - THES A1 - Solomko, Valentyn A. T1 - Monolithically integrated Sigma-Delta Frequency Synthesizers in 0.13 μm CMOS T1 - Monolithisch integrierte Sigma-Delta Frequenzsynthesizer in 0.13 μm CMOS N2 - In this work a compact, monolithically integrated, high frequency sigma-delta phase-locked loops (PLLs) designed in 0.13 μm CMOS technology are investigated. The research focuses on the analysis of PLL spurious performance degradation caused by the integrated digital sigma-delta modulator, design and optimization of compact sigma-delta modulators with improved tonal and switching noise performance. The main achievements of this work include: 1. An implementation of MASH (multistage) modulator in the dual edge triggered style is proposed. The implementation offers two advantages over conventional MASH when integrated into the same die with a fractional-N PLL: 1) the modulator’s area is reduced by 15–20%; 2) the switching noise power is distributed in such a manner, that the first reference spur of a synthesizer is not degraded; instead, the glitch energy is shifted to the second multiple of reference frequency; in the work a benefit of such reference spur power distribution is demonstrated. Proposed implementation does not affect logical behavior of the MASH modulator. 2. MASH 1-1-1 (three stages of first order each) sigma-delta modulator with DC dithering used for frequency synthesis applications is investigated. At the expense of minimum additional hardware such dithering topology allows to shift tones to the low frequencies and decrease their power. 3. An oscillator-based dither generator is proposed for the use in MASH 1-1-1 modulator. The generator consumes less current and area, produces much less supply switching noise than a conventional pseudo-random dither generator while keeping modulator’s output free of tones. An empirical study of oscillator-based dither generator is presented. 4. MASH 1-1-1 modulator with direct feedback dithering is investigated. Such dithering topology requires no additional hardware to be implemented. Among the disadvantages of the direct feedback dithering is the addition of small DC offset to the output of MASH modulator and presence of some low power tones in amplitude spectrum. Two fully integrated 11 GHz sigma-delta PLLs incorporating single- and dual edge triggered MASH modulators with different dithering topologies were fabricated in 0.13 μm CMOS process. Spurious, as well as phase noise performance of the PLLs for different modulator topologies was compared. The PLL controlled by the integrated dual edge triggered MASH 1-1-1 modulator exhibited first reference spur below –66 dBc over the whole locking range and fractional spurs power not exceeding –70 dBc within 70% of the division ratio range. N2 - In der vorliegenden Arbeit werden kompakte, monolithisch integrierte Hochfrequenz Sigma-Delta Phasenregelschleifen (PLLs), die in einer 0.13 μm CMOS Technologie realisiert wurden, untersucht. Die Untersuchung befasst sich mit der Analyse von harmonischen Störungen im Spektrum der PLL, die vom integrierten digitalen Sigma-Delta Modulator verursacht werden, sowie mit der Entwicklung und der Optimierung von Sigma-Delta Modulatoren mit geringen harmonischen Komponenten am Ausgang und verringerten digitalen Schaltrauschen. Wichtige Ergebnisse dieser Arbeit sind: 1. Die Entwicklung vom doppelflankengesteuerten kaskadierten Modulator (bezeichnet als MASH Architektur), der in Sigma-Delta Frequenzsynthesizern angewendet wird. Bei einer gemeinsamen Integration vom MASH Modulator und der Fractional-N PLL, bietet diese Verwendung zwei Vorteile: 1) Die Fläche des Modulators wird bis zu 15–20% reduziert; 2) Das Schaltrauschen wird verteilt, damit die harmonische Komponente bei Abstand von einer Referenzfrequenz zum Träger nicht vergrößert wird. Die Schaltrauschenleistung bzw. unerwünschte harmonische Störungen werden auf einen doppelten Referenzfrequenzabstand verschoben. In der vorliegenden Arbeit werden die Vorteile solcher Schaltrauschenverteilung demonstriert. Bei doppelflankengesteuerter Realisierung wird die Logikfunktion des Modulators nicht verändert. 2. MASH 1-1-1 (drei kaskadierte Modulatoren erster Ordnung) Sigma-Delta Modulator mit DC-Dither in Anwendung auf Sigma-Delta Frequenzsynthesizern wird untersucht. Eine solche Dither-Funktion wird mit weniger zusätzlichen Komponenten realisiert. Mit Hilfe des DC-Dithers wird die Frequenz der harmonischen Störungen verkleinert und ihre Leistung wird verringert. 3. Ein Oszillator-basierter Dither Generator in Anwendung auf ein MASH 1-1-1 Modulator wurde entwickelt. Einerseits verbraucht der Generator weniger Strom und Chipfläche und produziert weniger Schaltrauschen als ein üblicher digitaler Pseudozufallsgenerator, andererseits unterdrückt er effektiv die harmonischen Komponenten am Ausgang des Modulators. Eine empirische Analyse des Oszillator-basierten Dither Generators wird dargestellt. 4. Ein MASH 1-1-1 Modulator mit direktem rückgekoppelten Dither wurde untersucht. Direktes rückgekoppeltes Dither wird ohne zusätzliche Komponenten realisiert. Als Nachteil dieser Methode wird ein kleiner DC-Wert zum Eingangssignal des Modulators addiert. Auch die harmonischen Störungen werden nicht völlig unterdrückt. Zur experimentellen Verifikation wurden zwei vollintegrierte 11 GHz Sigma-Delta PLLs mit einzel- und doppelflankengesteuerten MASH Modulatoren mit verschiedenen Dither Verwertungen in einer 0.13 μm CMOS Technologie hergestellt. Sowohl harmonische Störungen als auch Phasenrauschen des Eingangssignals der PLLs wurden verglichen. Bei Benutzung des integrierten doppelflankengesteuerten MASH Modulators liegt die störende Frequenzkomponente unter –66 dBc bei einem Referenzfrequenzabstand zum Träger. Die fractional harmonischen Komponenten liegen unterhalb –70 dBc innerhalb von 70% vom eingerasteten Frequenzbereich. KW - Integrierte Schaltung KW - Frequenzsynthese KW - CMOS-Schaltung KW - Sigma-Delta-Wandler KW - Frequenzsynthesizer KW - Sigma-Delta Modulator KW - harmonische Störung KW - CMOS Technologie KW - Frequency synthesizer KW - Sigma-delta modulator KW - Spurious tones KW - Fractional-N KW - CMOS technology Y1 - 2008 U6 - http://nbn-resolving.de/urn/resolver.pl?urn:nbn:de:kobv:co1-opus-4656 ER - TY - THES A1 - Debski, Wojciech Andrzej T1 - Multi-band adaptive WLAN receivers in 0.13 µm CMOS T1 - Adaptive Multi-Band WLAN Empfänger in 0.13 µm CMOS N2 - This work demonstrates the design and implementation of a multi-band multi-standard WLAN system consisting of a 5 - 6 GHz receiver and a 24 GHz down-converter. The main challenges are high frequency, broadband, and adaptive operation, power consumption and high integration level. This thesis introduces a multi-standard adaptive receiver concept to fulfill those requirements. The receivers are implemented in a standard 0.13 µm CMOS technology. A direct-conversion architecture for the 5 - 6 GHz band and a heterodyne architecture for a multi-band system are proposed. The most common receiver architectures are analyzed and the wave propagation effects are discussed. Then the most important receiver parameters are derived. Active and passive integrated components are investigated because understanding the device characteristic is a key requirement for a successful high frequency design. Finally, the multi-standard adaptive receiver concept is introduced. The choice of architecture, design and implementation of each of the receiver building blocks are discussed. The functionality of the 5 - 6 GHz receiver and the 24 GHz down-converter is demonstrated by the performance measurements. The main achievements of this work include: Firstly, a 5-6 GHz LNA integrated in 0.13 µm CMOS technology. The amplifier exhibits a gain of 16.5 dB, noise figure of 2.9 dB and 1 dB input compression point of -6.5dBm at power consumption of 7.5mW. The circuit features robust built-in input ESD protection. Secondly, a 5-6 GHz zero-IF receiver with analog pre-processing features a noise figure of 3.8 dB at the conversion gain of 43.4 dB. The channel select filter corner frequency is tunable to 6.5, 10, 20 and 50 MHz. The implemented analog pre-processing loop allows to adopt the linearity of the receiver to the input signal level. Thirdly, a 23-24 GHz tuned down-converter achieved the gain of 21.8 dB, noise figure of 6.8 dB and 1 dB input compression point of -16.7dBm at power consumption of 58.5mW. N2 - Diese Arbeit zeigt den Entwurf und die Implementierung eines Multi-Band Multi-Standard WLAN Systems bestehend aus einem 5 - 6 GHz Empfänger und einem 24 GHz Downconverter. Die wesentlichen Herausforderungen sind dabei die hohe Frequenz, die Breitbandigkeit, der adaptive Betrieb, der Energieverbrauch sowie der Integrationsgrad. In dieser Arbeit wird ein Multistandardempfängerkonzept eingeführt, welches diesen Herausforderungen gerecht wird. Die Empfängerstufen sind in einer Standard 0.13 µm CMOS-Technologie implementiert. Eine homodyne Architektur für das 5 - 6 GHz Band und eine heterodyne Architektur für das Multibandsystem werden vorgeschlagen. Mögliche Empfängerarchitekturen werden untersucht und ihre Übertragungseigenschaften analysiert. Darauf basierend werden die wichtigsten Parameter der Empfängerschaltung hergeleitet. Parallel dazu werden sowohl aktive als auch passive integrierte Bauelemente untersucht, da das Verständnis ihrer Eigenschaften eine Schlüsselrolle für den erfolgreichen HF-Schaltungsentwurf spielt. Darauf basierend wird das Konzept eines Multistandardempfängers entwickelt. Die Auswahl der Architektur, des Schaltungsentwurfes und der Implementierung jedes Empfängerblocks werden diskutiert. Die Funktionalität sowohl des 5 - 6 GHz Empfängers als auch des 24 GHz Downconverters werden durch entsprechende Messungen demonstriert. Als wesentliche Ergebnisse dieser Arbeit wurden verwirklicht: Erstens ein 5 - 6 GHz LNA, der in 0.13 µm CMOS Technologie integriert wurde. Dieser hat eine Verstärkung von 16,5 dB, eine Rauschzahl von 2,9 dB und der 1 dB Eingangskompressionspunkt liegt bei -6,5 dBm. Dabei ist die Leistungsaufnahme nur 7,5mW. Die Schaltung besitzt robuste Eingangsschutzschaltungen. Zweitens, wurde ein 5 - 6 GHz Zero-IF Empfänger mit analoger Vorverarbeitung und einer Rauschzahl von 3,8 dB bei einer Verstärkung von 43,4 dB realisiert. Die Grenzfrequenz der Kanalselektionsfilter ist auf 6,5,10,20 und 50MHz abstimmbar. Die analoge Vorverarbeitungsstufe erlaubt es, die Linearität des Empfängers auf die Stärke des Eingangssignals abzustimmen. Drittens, wurde ein 23 - 24 GHz Downconverter implementiert, der eine Verstärkung von 21,8 dB, eine Rauschzahl von 6,8 dB und einen 1 dB Eingangskompressions- punkt von -16,7dBm bei einer Leistungsaufnahme von 58,5mW aufweist. KW - Drahtloses lokales Netz KW - CMOS-Schaltung KW - WLAN KW - Adaptive Empfänger KW - CMOS KW - WLAN KW - Adaptive receiver KW - CMOS Y1 - 2007 U6 - http://nbn-resolving.de/urn/resolver.pl?urn:nbn:de:kobv:co1-opus-3689 ER - TY - THES A1 - Gerlich, Stefan T1 - Fully monolithically integrated X-band amplifiers with frequency selective feedback T1 - Vollständig monolithisch integrierte X-Band Verstärker mit frequenz-selektiver Rückkopplung N2 - The thesis addresses the design of monolithically integrated radio frequency amplifiers for X-band applications. The focus is on low-voltage low-noise amplifiers and efficient power amplifiers with high output power level. The challenge here is to realize stable amplifiers with remarkable performance metrics at low supply voltages. The general approach for stabilization amplifiers in the above frequency range is the use of a cascode topology which, however, requests higher supply voltages then single transistor operation. By using a special passive frequency-selective feedback, the use of the cascode topology could be avoided, and the amplifiers are stabilized over the entire frequency spectrum. Simultaneously, this feedback is used to neutralize the intrinsic feedback of the transistor at operating frequencies. As a result, a frequency dependent performance degeneration of the transistor can be mitigated. This work describes the influence of the passive frequency-selective feedback. Its usage as well its limitation are explained using the examples of a realized low noise amplifier and different power amplifiers. Further, the design of radio frequency amplifiers at X-band frequencies that employs silicon-germanium heterojunction bipolar transistors is described. All amplifiers were either incorporated in a 0.25 µm SiGe:C BiCMOS technology or in a 0.35 µm SiGe:C bipolar technology. The main achievements of this work include: - A 8.7 GHz narrow-band low noise amplifier incorporated in a 0.35 µm SiGe bipolar technology. The noise figure is 2.2 dB and the gain 28 dB at a supply voltage of 3 V. The low noise amplifier was subsequently used for a design of a double-balanced I/Q mixer. - Two packaged high efficient power amplifiers operating at a center frequency of 12 GHz. They are incorporated in a 0.35 µm SiGe bipolar technology. One amplifier uses a transformer-based output matching network and achieves 30.9 % of power-added efficiency and 23.9 dBm of maximum output power at a supply voltage of 1.8 V. The second amplifier utilizes an LC-balun for impedance matching at the output and a power-added-efficiency of 38 % at 1.8 V is measured. The maximum output power was 23.4 dBm. - A power amplifier in a 0.35 µm SiGe bipolar technology that uses power combining techniques to achieve 30 dBm (1 W) and 30 % of power-added efficiency at 10 GHz and 2 V supply voltage. - Two power amplifiers, incorporated in a 0.25 µm SiGe:C BiCMOS technology, demonstrating the capability of a non-advanced SiGe process to be used for radio frequency power applications. Power combining techniques, the use of the passive frequency-selective feedback and layout optimization enables the realization of power amplifiers which exhibit an output power of 30 dBm and a power-added efficiency of 35 % at supply voltages lower as 2.6 V. N2 - Die Dissertation beschäftigt sich mit der Entwicklung von monolithisch integrierten Hochfrequenzverstärkern für X-Band Anwendungen. Der Schwerpunkt liegt dabei auf rauscharmen Niederspannungs-Verstärkern und effizienten Leistungsverstärkern mit hoher Ausgangsleistung. Die Herausforderung hierbei ist es stabile Verstärker mit markanten Leistungswerten bei niedrigen Versorungsspannungen zu realisieren. Der allgemeine Ansatz zur Stabilisierung von Verstärkern im genannten Frequenzbereich erfolgt über die Verwendung einer Kaskode, welche jedoch höhere Versorungsspannung benötigt als der Einsatz eines einzelnen Einzeltransistor. Durch den Einsatz einer speziellen passiven frequenzselektiven Rückkopplung konnte die Verwendung einer Kaskoden-Topologie vermieden werden und die Verstärker werden über das gesamte Frequenzspektrum stabilisiert. Gleichzeitig ermöglicht die eingesetzte Rückkopplung eine Neutralisierung der intrinischen Rückkopplung des Transistors. Infolgedessen kann die frequenzbedingte Leistungsverschlechterung des Transistors abgeschwächt werden. Diese Arbeit beschreibt den Einfluss der passiven frequenzselektiven Rückkopplung. Ihre Verwendung als auch ihre Anwendungsgrenzen werden anhand eines realisierten rauscharmen Verstärkers und verschiedenen Leistungsverstärkern erklärt. Weiterhin wird der Entwurf von Hochfrequenzverstärkern für X-Band Frequenzen erläutert, die Siliciumgermanium Heterostruktur-Bipolartransistor verwenden. Alle Verstärker wurden entweder in einer 0.25 µm SiGe:C BiCMOS-Technologie oder in einer 0.35 µm SiGe:C Bipolar-Technologie realisiert. Wichtige Ergebnisse, die in dieser Arbeit enthalten sind: - Ein 8.7 GHz schmalbandiger rauscharmer Verstärker, welcher in einer 0.35 µm SiGe Bipolar-Technologie gefertigt wurde. Die Rauschzahl beträgt 2.2 dB und die maximale Verstärkung 28 dB bei einer Versorgungsspannung von 3 V. Dieser Verstärker wurde im Anschluss für das Design eines doppelt-symmetrischen Mischers verwendet. - Zwei hoch effiziente und gehäuste Leistungsverstärker, welche bei einer Mittenfrequenz von 12 GHz betrieben werden. Sie wurden in einer 0.35 µm SiGe Bipolar-Technologie realisiert. Ein Leistungsverstärker verwendet als Ausgangsanpassnetzwerk einen Transformator und erreicht einen Leistungswirkungsgrad von 31.5 % und eine Ausgangsleistung von 23.9 dBm bei einer Versorungsspannung von 1.8 V. Der zweite Verstärker verwendet zur Impedanzanpassung einen LC-Balun am Ausgang und es wurde ein Leistungswirkungsgrad 37.9 % bei 1.8 V gemessen. Die maximale Ausgangsleistung betrug 23.4 dBm. - Ein Leistungsverstärker in einer 0.35 µm SiGe Bipolar-Technologie welcher durch Leistungskombinierung eine Ausgangsleistung von 30 dBm (1 W)und einen Leistungswirkungsgrad von 30 % erreicht. Die Versorgungspannung liegt bei 2 V. Zwei Leistungsverstärker, gefertigt in einer 0.25 µm SiGe:C BiCMOS-Technologie, demonstrieren die Möglichkeit einen weniger fortschrittlichen SiGe-Prozesses für Hochfrequenz-Leistungsanwendungen zu verwenden. Leistungskombinierung, die Verwendung der passiven frequenzselektiven Rückkopplung und Layoutoptimierung ermöglichten die Realisierung von Leistungsverstärkern mit 30 % Ausgangsleistung und einem Leistungswirkungsgrad von 35 % bei Versorgungsspannungen unter 2.6 V. KW - Amplifier KW - PA KW - X-Band KW - SiGe KW - Rauscharm KW - Leistungsverstärker KW - Verstärker KW - Low-Noise KW - SiGe KW - X-band KW - Hochfrequenzverstärker KW - Leistungsverstärker Y1 - 2016 U6 - http://nbn-resolving.de/urn/resolver.pl?urn:nbn:de:kobv:co1-opus4-39255 ER -