TY - THES A1 - Krishnegowda, Karthik T1 - Investigation of PSSS technologies to achieve 100 Gbps and beyond T1 - Untersuchung von PSSS-Technologien zur Erreichung von 100 Gbps und darüber hinaus N2 - The requirement for wireless communication with a speed beyond 100 Gbps is growing. There are mainly two possible approaches to achieve 100 Gbps system. One approach is to target lower transmission bandwidth and very high spectral efficiency. This method requires advanced digital signal processing operations, which are power-hungry. Another possible path is to go for a high-transmission bandwidth and a moderate spectral efficiency. We decided for this direction to implement a 100 Gbps system. We have chosen parallel sequence spread spectrum (PSSS) as an analog-friendly mixed-signal modulation where most of the baseband processing is in the analog domain, and only a small part is in the digital domain. For the channel equalization, we consider an “effective channel” that takes into account the wireless channel and the effects of the transmitter and receiver hardware impairments. The influence of the nonlinear channel response was analyzed for a PSSS modulated signal by employing the RAPP model for the power amplifier. For the first time, we performed a Hardware-In-The-loop experiment using PSSS modulation in the terahertz band. A PSSS modulated signal at a chip rate of 20 Gcps with spectral efficiency of 4 bit/s/Hz is transmitted using a 230 GHz RF-frontend operating in the linear range to achieve a data rate of 80 Gbps. One more important property is that the channel estimation and equalization are performed in the analog domain. A high-speed channel equalization algorithm was developed and implemented on FPGA/ASIC, which operates at(1/10)th of PSSS symbol rate. A parallel PSSS encoder transmitter architecture was designed to work at a high chip rate, and it was implemented on FPGA /ASIC and had an energy efficiency of 0.21 pJ bit−1 on 28nm ASIC. In this Thesis, we put forward a case for the analog-friendly modulation scheme called PSSS. This scheme does not only modulates the signal but rather builds up an eco-system (such as channel estimation, equalization, and synchronization), which is responsible for the baseband operation. N2 - Der Bedarf an drahtlosen Kommunikationssystemen mit einer Übertragungsgeschwindigkeit von 100 Gbps und mehr wächst stetig an. Es gibt zwei mögliche Ansätze, um ein 100-Gbit/s-System zu erreichen. Ein Ansatz besteht darin, eine geringere Übertragungsbandbreite und eine sehr hohe spektrale Effizienz anzustreben. Dieses Verfahren erfordert fortschrittliche digitale Signalverarbeitungsvorgänge, die energieintensiv sind. Ein weiterer möglicher Weg ist die Wahl einer hohen Übertragungsbandbreite und einer moderaten spektralen Effizienz. Wir haben uns für diese Richtung entschieden, um ein 100 Gbps-System zu implementieren. Wir haben Parallel Sequence Spread Spectrum (PSSS) als analog-freundliche Mixed-Signal-Modulation gewählt, bei der sich der Großteil der Basisbandverarbeitung im analogen Bereich und nur ein kleiner Teil im digitalen Bereich befindet. Für die Kanalentzerrung betrachten wir einen “effektiven Kanal”, der den drahtlosen Kanal und die Auswirkungen der Hardwarebeeinträchtigungen von Sender und Empfänger berücksichtigt. Der Einfluss der nichtlinearen Kanalantwort wurde für ein PSSS-moduliertes Signal analysiert, indem das RAPP-Modell verwendet wurde, das den Leistungsverstärker modelliert. Zum ersten Mal haben wir ein Hardware-In-The-Loop-Experiment mit PSSS-Modulation im Terahertz-Bereich durchgeführt. Ein PSSS-moduliertes Signal mit einer Chiprate von 20 Gcps und einer spektralen Effizienz von 4 bit/s/Hz wird mit einem 230 GHz RF-Frontend übertragen, das im linearen Bereich arbeitet, um eine Datenrate von 80 Gbps zu erreichen. Eine weitere wichtige Eigenschaft ist, dass die Kanalschätzung und -entzerrung im analogen Bereich durchgeführt wird. Ein besonders schneller Algorithmus zur Kanalentfaltung, der mit (1/10)th der PSSS-Symbolrate arbeitet, wurde entwickelt und auf FPGA/ASIC implementiert. Eine parallele PSSS-Encoder-Senderarchitektur wurde entwickelt, um mit hoher Chiprate zu arbeiten, und sie wurde auf FPGA /ASIC implementiert und hatte eine Energieeffizienz von 0.21 pJ bit−1 auf 28nm ASIC. In dieser Arbeit stellen wir ein Modulationsschema namens PSSS als Beispiel für analogfreundliche Signalverarbeitung vor. Dieses Schema moduliert nicht nur das Signal, sondern ist umgeben von einem Ökosystem (z.B. Kanalschätzung, Entzerrung und Synchronisation), das für den Basisbandbetrieb verantwortlich ist. KW - Submillimeter-wave KW - Broadband receiver KW - PHY layer KW - Hardware-in-the-loop KW - Wireless KW - Drahtlos KW - Submillimeterwelle KW - Breitband-Empfänger KW - THz KW - PSSS KW - Drahtloses lokales Netz KW - Breitbandempfänger KW - Hardware-in-the-loop KW - Terahertzbereich Y1 - 2020 U6 - http://nbn-resolving.de/urn/resolver.pl?urn:nbn:de:kobv:co1-opus4-52055 ER - TY - THES A1 - Troya Chinchilla, Alfonso Luís T1 - Synchronization and channel estimation in OFDM - algorithms for efficient implementation of WLAN systems N2 - This Dissertation is a contribution to the design of the Synchronization and Channel Estimation algorithms in Wireless OFDM systems, paying special attention to their implementation. After investigation of the main impairments affecting OFDM in a wireless transmission, the Dissertation obtains solutions for all the blocks forming the so-called Inner Receiver. The IEEE 802.11a standard is taken in this work as a reference, since this is the first standard proposal in which OFDM is applied for wireless LAN with transmission rates of up to 54 Mbps. The low-power feature of our proposals has been demonstrated by designing an Integrated Circuit fully compatible with the IEEE 802.11a specifications. Results show that the power figures expected for our design are very competitive in comparison with the results reported by other research groups and companies working in this field. N2 - Diese Dissertation ist ein Beitrag zu der Entwicklung von Synchronisations- und Kanalschätzungsalgorithmen im Bereich der drahtlosen OFDM-Systeme, insbesondere im Hinblick auf ihre Implementierung. Nach einer detaillierten Untersuchung aller Beeinträchtigungen eines OFDM-Signals im Falle einer drahtlosen Übertragung, stellt die Dissertation Lösungen für die verschiedenen Bestandteile des sogenannten „Inner Receiver“ vor. Der Standard IEEE 802.11a wird in dieser Arbeit als Referenz genommen, da erstmalig OFDM als Übertragungstechnik in einem drahtlosen lokalen Netzwerksystem mit Übertragungsraten bis zu 54 Mbps eingesetzt wird. Der niedrige Energieverbrauch unserer Lösung wird durch die Entwicklung eines Chips (Integrierte Schaltung), welcher völlig kompatibel mit dem 802.11a Standard ist, demonstriert. Die Ergebnisse zeigen, dass die hier entwickelte Lösung konkurrenzfähig ist, und einem Vergleich mit publizierten Parametern anderer Entwickler standhält. KW - Drahtloses lokales Netz KW - OFDM KW - Übertragungskanal KW - Schätzung KW - Synchronisierung KW - VLSI @ IEEE 802.11 KW - HIPERLAN/2 KW - OFDM KW - Übertragungskanal KW - 802.11a KW - Kanalschätzung KW - HiperLAN2 KW - OFDM KW - Synchronisation Y1 - 2004 U6 - http://nbn-resolving.de/urn/resolver.pl?urn:nbn:de:kobv:co1-000000566 ER - TY - THES A1 - Piz, Maxim T1 - Wideband OFDM System for Indoor Communication at 60 GHz T1 - Ein Breitband-OFDM-System für lokale drahtlose Kommunikation im 60-GHz-Band N2 - The license-free 60 GHz band enables a new breed of wireless networks offering data rates in the range of one to a few Gigabit per second over short distances. This thesis investigates the performance of a 60 GHz system using coded OFDM modulation and directive antennas for the transmitter and receiver. The study includes the impact of the 60 GHz propagation channel, impairments of a frontend in Si-Ge technology and considerations with respect to an efficient implementation. A major part of the work consists in the specification of a physical layer, which is optimized for the given wireless link and enables an implementation with programmable logic devices at moderate clock speed. For the selection of a channel code, the performance of two coding schemes is compared for the 60 GHz channel. The first scheme consists of a standard convolutional code and an outer Reed-Solomon code, whereas the second scheme is made up of an LDPC code with similar complexity. The interleaving scheme for the convolutional code is optimized to yield best performance. Furthermore, algorithms are developed and simulated for all essential system components of the OFDM receiver. The implementation of these components is also considered. A new synchronization scheme is introduced, which offers a high degree of robustness at low complexity. In this scheme, the fine timing synchronization shares the same hardware resources as the channel estimator. This approach results in a significant reduction of chip area. A new tracking algorithm is developed, which adequately compensates for the fluctuations of carrier phase, timing and channel impulse response. Finally, the implementation of the FFT and Viterbi decoder is discussed. The system architecture of the receiver requires a high degree of parallel processing and uses a deep processing pipeline to keep the clock frequency low. It is shown how to combine the system components into an efficient system under these conditions. The performance of the complete system is investigated for the static and time-variant channel. It is shown that despite the low complexity and high latency, the system achieves good performance. The baseband processor has been realized as a narrowband version with 400 MHz channels and broadband version with 2 GHz channels and improved algorithms. This has been done on an FPGA platform. N2 - Das lizenzfreie 60 GHz Band ermöglicht den Einsatz von neuartigen drahtlosen Netzwerken, welche über kurze Distanzen Datenraten in der Größenordnung von ein bis mehreren Gigabit pro Sekunde bereitstellen können. Die Arbeit untersucht die Leistungsfähigkeit eines 60 GHz Richtfunksystems auf Basis der OFDM Modulation mit Kanalkodierung. Dies geschieht unter Berücksichtung der 60 GHz Kanaleigenschaften, Einflußfaktoren des analogen Frontends in Si-Ge Technologie und Betrachtungen hinsichtlich einer effizienten Implementierung. Einen wesentlichen Teil der Arbeit bildet die Spezifikation einer physikalischen Schicht, welche für die betrachtete Funkstrecke optimiert ist und eine Implementierung in komplexen Logikbausteinen mit moderaten Taktraten gestattet. Für die Auswahl des Kanalcodes wird ein Standard-Faltungscode mit einem äußeren Reed-Solomon Code einem LDPC-Code ähnlicher Komplexität gegenübergestellt. Hierfür wird der Interleaver für den Faltungscode optimiert, um die Korrekturfähigkeit für den 60 GHz Kanal zu erhöhen. Des Weiteren werden Algorithmen für die wesentlichen Systemkomponenten eines OFDM-Empfängers entwickelt, simuliert und schließlich auf Implementierungsebene betrachtet. Ein neuer Synchronisationsalgorithmus wird vorgestellt, der einen hohen Grad an Robustheit bei geringer Komplexität aufweist. Die zeitliche Feinsynchronisation und Kanalschätzung teilen sich gleiche Schaltungsressourcen, um den Hardwareaufwand zu reduzieren. Ein Tracking-Algorithmus wird erarbeitet, der die zeitlichen Schwankungen der Trägerphase, des Abtasttaktes und der Kanalimpulsantwort adäquat ausgleichen kann. Schließlich wird auf die Implementierung der FFT und des Viterbi Decoders eingegangen. Die Systemarchitektur des Digitalempfängers weist einen hohen Grad an Parallelverarbeitung auf und verwendet eine tiefe Pipeline-Prozessstrecke, um die Taktfrequenzen gering zu halten. Es wird gezeigt, wie sich die Komponenten unter diesen Umständen zu einem effizienten Gesamtsystem zusammenfügen lassen. Die Leistungsfähigkeit des Systems wird sowohl im statischen als auch zeitvarianten Kanal per Simulation ermittelt. Es wird gezeigt, dass sich trotz der relativ geringen Komplexität und hohen Latenz eine gute Gesamtperformance erreichen läßt. Der Basisbandprozessor ist als schmalbandige Variante mit 400 MHz breiten Kanälen und breitbandige Version mit 2 GHz breiten Kanälen und verbesserten Algorithmen auf einer FPGA Plattform implementiert worden. KW - Drahtloses lokales Netz KW - OFDM KW - OFDM KW - 60 GHz Kommunikation KW - WPAN KW - WLAN KW - Basisband Design KW - OFDM KW - 60 GHz Communication KW - WPAN KW - WLAN KW - Baseband Design Y1 - 2011 U6 - http://nbn-resolving.de/urn/resolver.pl?urn:nbn:de:kobv:co1-opus-22909 ER - TY - THES A1 - Hund, Johannes T1 - Entwurf eines robusten drahtlosen Kommunikationssystems für die industrielle Automatisierung unter harten Echtzeitbedingungen auf Basis von Ultrawideband-Impulsfunk T1 - Design of a robust wireless communication system for industrial automation with hard real-time constraints based on ultra-wideband impulse radio N2 - Ziel dieser Dissertation war es, die Eignung von Ultra-Breitband-Pulsfunk (IR-UWB) für die drahtlose Kommunikation in der Sensor/Aktor-Ebene der Fertigungsautomatisierung zu untersuchen. Dazu wurde ein drahtloses Kommunikationssystem auf Basis standardisierter Protokolle entworfen und untersucht. Diese Anwendung erfordert die Erfüllung harter Echtzeitfähigkeit im Bereich weniger Millisekunden in industriellen Umgebungen. Ein solches Umfeld stellt aufgrund eines hohen Rauschpegels und vieler metallischer Oberflächen, die Multipfad-Effekte verursachen, sehr hohe Ansprüche an das Latenzverhalten und die Robustheit. Deshalb waren die Hauptziele die Reduzierung von Latenz und gleichzeitige Erhöhung der Robustheit für den existierenden, auf IR-UWB basierenden Standard IEEE 802.15.4a. Dieser Standard ist unter anderem deshalb vielversprechend, da er sich mit sehr preisgünstigen, nicht-kohärenten Empfängern von geringer Komplexität umsetzen lässt, die trotzdem relativ robust gegenüber Multipfad-Effekten sind. Es wurde gezeigt, dass sich auch mit diesen günstigen Geräten durch Optimierung des Standards eine hohe übertragungssicherheit bei geringer Latenz realisieren lässt. Es wurden Modifikationen zur Optimierung der Robustheit und Latenz des bisher üblichen Designs von nicht-kohärenten IR-UWB-Empfängern vorgestellt. Durch Ergänzungen zu der im Standard beschriebenen Modulation und Kodierung konnte die Verlässlichkeit zusätzlich gesteigert werden. Um diese optimierte PHY-Schicht effizient einsetzen zu können, wurde eine spezialisierte MAC-Schicht für die Automatisierung, die in einem Entwurf für den kommenden Standard IEEE 802.15.4e beschrieben wird, eingesetzt. Da bei dieser MAC-Schicht die Kommunikationsmuster im Voraus bekannt sind, war weitere schichtübergreifende, applikations-spezifische Optimierung möglich, die eine weitere Reduzierung der Latenz sowie eine Erhöhung der Robustheit erbrachte. Im Zuge der Arbeit wurde ein flexibel konfigurierbarer Simulator für IR-UWB auf Basis von industriell akzeptierten Kanalmodellen erstellt. Dieser Simulator wurde auch zur Evaluation und Verifikation der Forschungsergebnisse benutzt. Das entworfene Gesamtsystem ist über mehrere Parameter konfigurierbar und dadurch an weitere Anwendungen in der Automatisierung anpassbar. Eine dieser Konfigurationen wurde durch Simulation evaluiert. Sie zeigt mindestens die gleiche und zum Teil bessere Performance als bisherige drahtlose oder drahtgebundene Lösungen für die Sensor/Aktor-Ebene der Fertigungsautomatisierung, wie z.B. AS-Interface, Bluetooth I/O oder WISA. Für den repräsentativen Fall von 32 Teilnehmern mit jeweils einem Byte Prozessdaten erreicht sie eine Zykluszeit von 1,88 ms. Damit kann eine eine mittlere Reaktionszeit von 985 µs erreicht werden und eine harte Echtzeitschranke von 15 ms mit einer Fehlerwahrscheinlichkeit unter 10^-9 eingehalten werden. Das Kommunikationssystem wurde auch in Hardware auf FPGA-Basis implementiert. Da das benutzte analoge Front-End, ein früher Prototyp eines IEEE 802.15.4a-kompatiblen Front-Ends, noch keine repräsentativen Messungen zuließ, wurde die Funktion durch eine Basisbandverbindung über Kabel verifiziert. N2 - Goal of this thesis was to investigate the suitability of Ultra-Wideband Impulse Radio (IR-UWB) for wireless communication in the sensor-actuator layer of industrial factory automation by designing and evaluating a wireless communication system based on this technology. Another requirement was that the system should be using standardized protocols or products wherever possible. The application scenario results in hard real-time constraints in the order of few milliseconds. Those are to be fulfilled in rough environments with high noise figures and many metallic objects, that are causing a lot of multipath effects. Thus, the primary subjects were to reduce latency and improve robustness for the existing IR-UWB based standard IEEE 802.15.4a. A very appealing feature of that standard is that it allows the use of very cheap, low complexity non-coherent devices. It was discovered, that it is possible to improve the robustness of transmissions while still using these low-cost, low-complexity devices with only few additions to the existing standard. Several contributions to the state of the art of low-cost, low-complexity receiver design for IR-UWB and changes in modulation and coding were made to enhance the robustness of the existing standard. To use the resulting improved PHY layer efficiently, an exisiting specialized MAC layer for factory automation, as described in the draft standard IEEE 802.15.4e, was used. This MAC layer enabled further application specific cross-layer improvements that exploit the known communication pattern to provide a lower latency and higher resilience. The resulting communication system is configurable to adopt to different automation applications and provides at least equal and partly better performance than existing wire-bound or wireless solutions for the sensor-actuator level of industrial factory automation, like e.g. AS-Interface, Bluetooth I/O or WISA. For the representative case of 32 slave nodes with one byte of payload data each, the system provides a cyce time of 1.88 ms. It therefore allows to fulfill a hard realtime boundary of 15 ms with an error probability below 10^-9. During the work, a highly configurable simulator for IR-UWB based on industry-grade channel models has been developed to verify the results. The communication system was implemented in hardware based on FPGA. Since the RF-frontend was not ready for test, the verification of MAC and baseband functionality was acomplished using a baseband back-to-back test method. KW - Drahtloses lokales Netz KW - Ultraweitband KW - Breitbandübertragung KW - Echtzeitverarbeitung KW - UWB KW - Automatisierung KW - Echtzeit KW - Impulsfunk KW - IEEE 802.15.4a KW - UWB KW - Automation KW - Real-time KW - Impulse radio KW - IEEE 802.15.4a Y1 - 2012 U6 - http://nbn-resolving.de/urn/resolver.pl?urn:nbn:de:kobv:co1-opus-25219 ER -