TY - THES A1 - Perez-Bosch Quesada, Emilio T1 - In-depth electrical characterization of HfO₂-based memristive devices for their integration in CMOS-compatible neuromorphic systems T1 - Elektrische Charakterisierung von HfO₂-basierten memristiven Bauelementen zur Integration in CMOS-kompatible neuromorphe Systeme N2 - The rapid development of information and communication technologies is reaching critical limits that might compromise the global digitalization progress, one of the main economy pillars nowadays. Among others, limits like the end of Moore’s law, derived from miniaturization issues in nano-scale devices; the need for massive data processing parallelization due to the ever-increasing amount of data generated in every single aspect of our daily routine; and the acute increase of the annual electricity consumption in data center due to energy inefficiency in their computational architectures. Therefore, the need for partial or complete migration of current computing paradigms towards more sustainable ones is of paramount importance to bypass these limits. Neuromorphic computing systems inspired by the neural and synaptic activity of the human brain irrupted as an innovative alternative to merge memory and computing units, traditionally separated following the von Neumann architecture. Emerging non-volatile memory technologies, specifically the Resistive Random Access Memory (RRAM) technology, are playing important roles in the development of new computing paradigms due to their outstanding properties, namely, fast switching, high scalability, long state retention and their multilevel-cell capabilities, among others. The later stands out as a key feature to increase memory densities at lower area cost and it lately gathered special interest concerning neuromorphic applications. Due to the uncertainty surrounding the stochastic processes governing the resistive switching of the RRAM technology, here is still scarce number of real RRAM-based hardware implementations. In this work, motivated by the impact of the inherent stochasticity of the RRAM technology on neuromorphic systems’ performance, a thorough wafer-scale electrical characterization is carried out over HfO2-based RRAM devices to study their quasistatic response. Their non-idealities are identified, in a way that they could be modelled and potentially mitigated to enhance the memristive devices stability and thus, their performance carrying out multiply-accumulate (MAC) tasks, fundamental operations for the implementation of artificial intelligence (AI) applications. This characterization supports the adaptation of three physics-based compact models and an empirical study of vector-matrix multiplication (VMM) operations performed using real RRAM devices for neuromorphic applications. The impact of the devices’ non-idealities on the final operation results is assessed along consecutive VMMs. This work sets the baseline of the quasistatic characterization of IHP’s RRAM devices and opens the way towards real ardware neuromorphic systems with such technology. N2 - Durch die immer schnelle voranschreitende Entwicklung von Informations- und Kommunikationstechnologien werden kritische Grenzen erreicht, die dem globalen Digitalisierungsprozess im Wege stehen. Eine dieser Grenzen ist das Mooresche Gesetz, welches den Skalierungsprozess von integrierten Schaltkreisen beschreibt. Außerdem steigt der Bedarf der Informationsverarbeitung von digitalen Daten und damit dem globalen Energieverbrauch stetig an. Deshalb müssen herkömmliche Rechnerstrukturen durch neue nachhaltigere Konzepte, welche energiesparender arbeiten sollen, ersetzt werden. In klassischen von-Neumann Computern sind das Speicher- und Rechenwerk voneinander getrennt. Eine Möglichkeit, die angesprochenen Grenzen zu überwinden, sind neuromorphe Rechner, welche von neuronalen Strukturen inspiriert sind, in denen speichernde Bauelemente gleichzeitig einen Teil der Rechnung Übernehmen (In-Memory Computing). Eine dafür geeignete Technologie ist RRAM (Resistive Random Access Memory), dank deren Eigenschaften wie: Nichtflüchtigkeit, gute Skalierbarkeit, schnelles Schaltverhalten, lange Rentention-Zeiten und der Speichermöglichkeit mehrerer Bits pro Zelle. Gerade die zuletzt genannte Eigenschaft ist wichtig, um kompakte In-Memory Computing Einheiten für neuromorphe Anwendungen zu entwickeln. Des Weiteren können RRAM-Speicherzellen zusammen mit Transistoren in integrierten Schaltkreisen gefertigt werden. Auf Grund verschiedener Nicht-Idealitäten der RRAM-Bauelemente gibt es bis zum heutigen Zeitpunkt nur wenige neuromorphe RRAM-Systeme. In dieser Arbeit wird eine umfängliche On-Wafer Untersuchung zum statischen Verhalten von integrierten HfO2-basierten RRAM-Bauelementen durchgeführt. Die angesprochenen Nicht-Idealitäten werden auf Grundlage der Messwerte quantisiert und Empfehlungen, wie dieses stochastische Verhalten für Anwendungen der künstlichen Intelligenz genutzt werden können gegeben. Diese Charakterisierung hilft bei der Adapation von drei physikalischen RRAM-Modellen. Ausgehend von den Messungen wird der Einsatz von RRAMs für die Berechnung von Vektor-Matrix Multipliationen (VMMs) überprüft. Diese mathematische Operation ist in neuromorphen Anwendungen allgegenwärtig. Es wird weiterhin untersucht, wie die Nicht-Idealitäten der RRAMs sich auf das Rechenergebnis auswirkt. Diese Arbeit legt durch die Charakterisierung von IHP‘s RRAM-Technologie den Grundstein für energieeffiziente neuromorphe Hardware-Beschleuniger mit eben dieser Technologie. KW - Vector-matrix multiplications, KW - Neuromorphic computing KW - RRAM KW - Non-volatile KW - Vektor-Matrix-Multiplikationen KW - RRAM KW - Neuromorphes Rechnen KW - Neuromorphing KW - Neuronales Netz KW - Resistive RAM Y1 - 2024 U6 - http://nbn-resolving.de/urn/resolver.pl?urn:nbn:de:kobv:co1-opus4-67815 ER - TY - THES A1 - Rizzi, Tommaso T1 - Investigation of the different abstraction levels for the design of RRAM-based systems T1 - Untersuchung der verschiedenen Abstraktionsebenen für das Design von RRAM-basierten Systemen N2 - The great capabilities of modern electronics have brought in any aspect of our life innovations that were inconceivable before. This progress is enabled by a microelectronic market in continuous evolution, where novel solutions are introduced in order to fulfil the increasing requirements in terms of computing speed, energy efficiency, and area miniaturization. Among the various possibilities under the spotlight for thrusting the performance advancement in the next generation of computing systems, major chip manufacturers are carefully investigating emerging Non-Volatile Memory (eNVM) technologies, in particular Resistive Random Access Memory (RRAM). While it was originally studied as an alternative non-volatile memory medium, the research community has soon realized how this family of devices with their tunable resistance can lead to new efficient designs in a variety of applications. The protagonist of the renewed enthusiasm for this technology is the thriving Artificial Intelligence (AI) field, where RRAM can support the fabrication of analogue accelerators. More precisely, the dual nature of an RRAM array as memory block and computing unit has the potential to implement novel hardware solutions that take inspiration from the human brain to efficiently execute Artificial Neural Networks (ANNs). However, the establishment of RRAM devices in the customer market is delayed by the on-going research to optimize the fabrication process. The contrast between the unsettled underlying hardware and the great interest toward emerging RRAM-based designs resulted in a performance gap between the envisioned RRAM systems and the prototyped ones. In order to transition the RRAM technology from the academic research to real-world scenarios, more circuits need to be designed, implemented, and tested. At the same time, the complexity and cost of modern electronics production impose high reliability and performance standard on the fabricated chip that can only be met by a tight link between the circuit-level validation and any stage of the design development. Unfortunately, the available tools to support the designer at the application- and system-level do not generally offer this cross-layer interface. This work investigates how important the electrical validation can be to guide the designer by comparing the circuital reliability aspects of a traditional routing component and an alternative RRAM-based implementation. Moreover, two different approaches are proposed to bridge the gap between the electric domain and the higher abstraction layers. First, SystemC-AMS is analysed as a viable option to include analogue simulations in Electronic System Level (ESL) evaluation. Several optimization techniques are also proposed to improve the framework performance. Finally, a Pytorch/Spectre tool-chain is implemented to enable circuit-level co-simulation during the testing of ANN models. The tool-chain is validated by considering the end-to-end accuracy for two classification tasks, namely MNIST and CIFAR10 datasets. N2 - Die moderne Elektronik hat Innovationen ermöglicht, die zuvor unvorstellbar waren. Dieser Fortschritt wird durch den dynamischen Mikroelektronikmarkt angetrieben, der ständig neue Lösungen hervorbringt, um den Anforderungen an Rechengeschwindigkeit, Energieeffizienz und Miniaturisierung zu begegnen. Unter diesen Lösungen stehen Technologien für nichtflüchtige Speicher (eNVM) im Fokus, insbesondere resistive Direktzugriffsspeicher (RRAM). RRAM wurde ursprünglich als alternatives Speichermedium erforscht, doch hat man schnell erkannt, dass seine Eigenschaften zu effizienten Designs in vielen Anwendungen führen können. Vor allem in der Künstlichen Intelligenz (KI) weckt RRAM durch seine Eignung für analoge Beschleuniger großes Interesse, da es als Speicher- und Recheneinheit für Künstliche Neuronale Netzwerke (ANNs) dienen kann, was neuartige, vom menschlichen Gehirn inspirierte Hardwarelösungen ermöglicht. Die Kommerzialisierung von RRAM wird jedoch durch fortlaufende Optimierungen im Herstellungsprozess verzögert. Die Kluft zwischen den theoretisch geplanten und den prototypisch realisierten RRAM-Systemen zeigt die Notwendigkeit, mehr Schaltungen zu entwerfen, zu implementieren und zu testen, um die Technologie in die Praxis zu überführen. Die Produktion moderner Elektronik erfordert jedoch hohe Zuverlässigkeits- und Leistungsstandards, die nur durch eine enge Verzahnung von Schaltungsvalidierung und Designentwicklung erreicht werden können. Leider bieten die derzeit verfügbaren Werkzeuge selten eine Oberfläche, die über verschiedene Design-Ebenen hinweg funktioniert. Diese Arbeit untersucht die Bedeutung der elektrischen Validierung als Unterstützung für Entwickler durch den Vergleich der Zuverlässigkeit einer herkömmlichen Routing-Komponente mit einer alternativen RRAM-basierten Lösung. Zwei Ansätze werden vorgeschlagen, um die Lücke zwischen elektrischer und höherer Abstraktionsebene zu schließen: Erstens wird SystemC-AMS als Option für die Integration analoger Simulationen in die elektronische Systemebene (ESL) analysiert und durch Optimierungstechniken verbessert. Zweitens wird eine Pytorch/Spectre-Toolchain implementiert, die Co-Simulationen auf Schaltungsebene während des Testens von ANN-Modellen ermöglicht. Die Toolchain wird anhand der Genauigkeit bei Klassifizierungsaufgaben auf MNIST- und CIFAR10-Datensätzen validiert KW - RRAM KW - Multiplexer KW - SystemC KW - In-Memory Computing KW - Artificial Neural Network KW - Resistiver Direktzugriffsspeicher KW - Rechnen im Speicher KW - Künstliches Neuronales Netzwerk (KNN) KW - Resistive RAM KW - Routing KW - Neuronales Netz KW - Entwicklung KW - Simulation Y1 - 2024 U6 - http://nbn-resolving.de/urn/resolver.pl?urn:nbn:de:kobv:co1-opus4-68677 ER - TY - THES A1 - Kalishettyhalli Mahadevaiah, Mamathamba T1 - Process development and electrical characterization of CMOS-integrated memristive devices for emerging non-volatile memory applications T1 - Prozessentwicklung und elektrische Charakterisierung von CMOS-integrierten memristiven Bauelementen für neuartige nichtflüchtige Speicheranwendungen N2 - Energy efficiency is vital for future low-power electronic applications. This ultra-low power consumption requirement enables the research beyond the conventional charge-based memories. Further, reliability, high scalability, fast switching, CMOS compatibility, high endurance, etc., are some of the characteristics envisaged by the new generation of emerging non-volatile memories (NVMs). A memristor or OxRAM is one among the many emerging NVMs, which can exhibit the aforementioned characteristics, and it has the potential to replace the power-hungry conventional NVMs. The memristive devices have the advantage of monolithic integration with the CMOS logic, which enables the widening of their application areas. Despite their various advantages, the reliability, forming voltages, and variability of the devices pose a hurdle to their wide commercial usage. Hence, it is crucial to identify these factors and mitigate them. This thesis addresses these issues through fabrication process improvements, electrical characterization techniques, and device-engineering methods. The improvements in the fabrication processes reduced the pristine state currents of the memristive devices. It impacted the reliability and resistive switching performance of the memristive devices directly. To further improve the performance, the memristive devices are integrated into the 130 nm BiCMOS baseline technology of IHP. Additionally, dedicated test structures are developed to monitor and control the fabrication process steps through in-line electrical characterization. Further, the forming current and voltage values, along with their dispersions in the 4 kbit memristive arrays, were reduced by utilizing the electrical characterization techniques. Accordingly, the forming operations were performed at high operating temperatures using incremental step pulse and verify algorithm (ISPVA). In contrast to the well-known method of increasing the current compliance (1R) or the gate voltage of the transistor (1T-1R) to increase the conduction filament size, a thin layer of Al2O3 is added. This device engineering technique reduced the variability in both LRS and HRS currents of the memristive devices. Additionally, the conduction filament properties in both states are modeled by using the quantum point contact (QPC) model. Finally, harnessing the intrinsic variability of the memristive devices for neuromorphic computing applications is demonstrated. The reliability of the devices is assessed through endurance and retention characteristics. N2 - Energieeffizienz ist für künftige elektronische Anwendungen mit geringem Stromverbrauch von entscheidender Bedeutung. Dieser extrem niedrige Stromverbrauch ermöglicht die Forschung über die herkömmlichen ladungsbasierten Speicher hinaus. Darüber hinaus sind Zuverlässigkeit, hohe Skalierbarkeit, schnelles Schalten, CMOS-Kompatibilität, hohe Lebensdauer usw. einige der Eigenschaften, die von der neuen Generation der aufkommenden nichtflüchtigen Speicher (NVMs) angestrebt werden. Ein Memristor oder OxRAM ist einer der vielen aufkommenden NVMs, die die oben genannten Eigenschaften aufweisen können, und er hat das Potenzial, die stromfressenden konventionellen NVMs zu ersetzen. Die memristiven Bauelemente haben den Vorteil, dass sie monolithisch in die CMOS-Logik integriert werden können, was eine Ausweitung ihrer Anwendungsbereiche ermöglicht. Trotz ihrer zahlreichen Vorteile stellen die Zuverlässigkeit, die Formationsspannungen und die Variabilität der Bauelemente eine Hürde für ihre breite kommerzielle Nutzung dar. Daher ist es von entscheidender Bedeutung, diese Faktoren zu identifizieren und sie zu entschärfen. Die vorliegende Arbeit befasst sich mit diesen Problemen durch Verbesserungen des Herstellungsprozesses, elektrische Charakterisierungstechniken und Methoden der Bauelementekonstruktion. Die Verbesserungen in den Herstellungsprozessen haben die Ströme im Urzustand der memristiven Bauelemente reduziert. Dies wirkte sich direkt auf die Zuverlässigkeit und die Widerstandsschaltleistung der memristiven Bauelemente aus. Um die Leistung weiter zu verbessern, werden die memristiven Bauelemente in die 130 nm BiCMOS-Basistechnologie des IHP integriert. Darüber hinaus werden spezielle Teststrukturen entwickelt, um die Herstellungsprozesse durch elektrische Inline-Charakterisierung zu überwachen und zu steuern. Darüber hinaus wurden die Werte für den Formierungsstrom und die Formierungsspannung sowie deren Streuungen in den memristiven Arrays mit 4 kbit durch den Einsatz der elektrischen Charakterisierungstechniken reduziert. Dementsprechend wurden die Umformvorgänge bei hohen Betriebstemperaturen unter Verwendung des ISPVA-Algorithmus (Incremental Step Pulse and Verify) durchgeführt. Im Gegensatz zu der bekannten Methode, die Stromnachgiebigkeit (1R) oder die Gatespannung des Transistors (1T-1R) zu erhöhen, um die Größe des Leitungsfilaments zu vergrößern, wird eine dünne Schicht Al2O3 hinzugefügt. Durch diese Technik wurde die Variabilität der LRS- und HRS-Ströme der memristiven Bauelemente verringert. Darüber hinaus werden die Eigenschaften des Leitungsfilaments in beiden Zuständen mit Hilfe des Quantenpunktkontaktmodells (QPC) modelliert. Schließlich wird demonstriert, wie die intrinsische Variabilität der memristiven Bauelemente für neuromorphe Computeranwendungen genutzt werden kann. Die Zuverlässigkeit der Bauelemente wird anhand der Ausdauer und der Retentionseigenschaften bewertet. KW - Memristive devices KW - RRAM KW - ISPVA KW - Forming KW - Variability KW - Formierspannung KW - Variabilität KW - Dispersion KW - Leitungsdraht KW - Neuromorphe Anwendungen KW - CMOS KW - Nichtflüchtiger Speicher KW - Memristor KW - Modellierung KW - Dispersion Y1 - 2023 U6 - http://nbn-resolving.de/urn/resolver.pl?urn:nbn:de:kobv:co1-opus4-65571 ER -