TY - THES A1 - Petryk, Dmytro T1 - Investigation of sensitivity of different logic and memory cells to Laser Fault Injections T1 - Untersuchung der Empfindlichkeit verschiedener Logik- und Speicherzellen gegenüber Laserfehlerinjektionen N2 - Plenty of semiconductor devices are developed to operate with private data. To guarantee data privacy cryptographic algorithms are used, where the secrecy is based on the used keys. Theoretically, the cryptographic algorithms using keys with recommended lengths are secure. The issue is that a potential attacker can steal the devices and attack in a lab. Physical attacks are usually aimed to perturb normal operation of a device and to extract cryptographic keys, e.g. by means of fault injection (FI). One class of FI attacks exploits the sensitivity of semiconductor devices to light and are performed using a laser as the light source. This work investigates the sensitivity of different logic and memory cells to optical Fault Injection attacks. Front-side attacks against cells manufactured in different IHP technologies were performed using two different red lasers controlled by Riscure software. To reach the repeatability of the experimental results and to increase the comparability of the results with attack results published in literature the setup parameters as well as setting parameters of the Riscure software were experimentally evaluated. Attacks were performed against inverter, NAND, NOR, flip-flop cells from standard libraries, radiation-hard flip-flops based on Junction Isolated Common Gate technique, radiation-tolerant Triple Modular Redundancy registers as well as non-volatile Resistive Random Access Memory (RRAM) cells. The results of attacks against volatile circuits were successful transient bit-set and bit-reset as well permanent stuck-at faults. The results of attacks against RRAM cells were successful in the sense that manipulation of all RRAM logic states was feasible. The faults injected during the performed experiments were repeatable and reproducible. The goal of this work was not only to achieve successful FI but also to determine cell area(s) sensitive to laser illumination. Knowledge about areas sensitive to laser illumination can be used by designers to implement corresponding countermeasure(s) at the initial stage of chip development and is the necessary step to design appropriate countermeasures. For example, metal fillers can be applied as optical obstacles reducing the success of front-side FI attacks, i.e. as a possible low-cost countermeasure. Based on the knowledge of the sensitive cell areas, the placement of the metal fillers can be automated in the future, i.e. the findings given in the work can serve as a basis for a methodology development for improving resistance against optical FI attacks at the initial stage of chip development. Such methodology can be adapted for each chip manufacturing technology. N2 - Viele Halbleitergeräte werden zur Verarbeitung sensibler Daten verwendet. Zur Gewährleistung des Datenschutzes werden kryptografische Algorithmen eingesetzt, deren Geheimhaltung auf den verwendeten Schlüsseln basiert. In der Theorie sind kryptografische Algorithmen, welche Schlüssel mit empfohlenen Längen verwenden, sicher. Das Problem ist, dass ein potenzieller Angreifer die Geräte entwenden und in einem Labor angreifen kann. Aktive physikalische Angriffe zielen in der Regel darauf ab, den normalen Betrieb eines Geräts zu stören und kryptografische Schlüssel zu extrahieren, z. B. durch Fehlerinjektion (FI). Eine Klasse von FI-Angriffen nutzt die Lichtempfindlichkeit von Halbleitergeräten aus und wird mit einem Laser durchgeführt. Die Arbeit untersucht der Empfindlichkeit verschiedener Logik- und Speicherzellen gegenüber optischen FI-Angriffen. Es wurden frontseitige Angriffe auf Zellen durchgeführt, die in verschiedenen IHP-Technologien hergestellt wurden. Hierbei kamen zwei verschiedene rote Lasern zum Einsatz, die mit Hilfe der Riscure-Software gesteuert wurden. Um die Wiederholbarkeit der experimentellen Ergebnisse sicherzustellen und die Vergleichbarkeit der Ergebnisse mit in der Literatur veröffentlichten Angriffsergebnissen zu erhöhen, wurden die Setup-Parameter sowie Einstellungsparameter der Riscure-Software experimentell bewertet. Es wurden Angriffe auf Inverter, NAND, NOR, Flip-Flops aus Standardzellenbibliotheken, strahlungsharte Flip-Flops auf Basis der Junction Isolated Common Gate Technik, strahlungstolerante Triple Modular Redundancy Register sowie nichtflüchtige Resistive Random Access Memory (RRAM) Zellen durchgeführt. Die Ergebnisse der Angriffe auf flüchtige Schaltkreise waren erfolgreiche transiente Bit-Setz- und Bit-Rücksetz- sowie permanente stuck-at-Fehler. Die Ergebnisse der Angriffe auf RRAM-Zellen waren insofern erfolgreich, als alle logischen Zustände des RRAM manipuliert werden konnten. Die während der durchgeführten Experimente eingebrachten Fehler waren wiederholbar und reproduzierbar. Das Ziel der Arbeit bestand nicht nur darin, erfolgreiche FI zu demonstrieren, sondern auch in der Identifizierung Zellbereiche, die empfindlich auf Laserbeleuchtung reagieren. Das Wissen um die Bereiche kann von Entwicklern genutzt werden, um geeignete Gegenmaßnahmen in der Anfangsphase der Chipentwicklung zu implementieren. Eine mögliche kostengünstige Gegenmaßnahme besteht beispielsweise in der Verwendung von Metallfüllern als optische Hindernisse, um den Erfolg von frontseintigen Angriffen zu verringern. Basierend auf dem Wissen über empfindliche Zellbereiche kann die Platzierung von Metallfüllern automatisiert werden. Das bedeutet, dass die in dieser Arbeit gemachten Feststellungen als Grundlage für die Entwicklung einer Methodik dienen, um die Resistenz gegen optische FI-Angriffe bereits in der Anfangsphase der Chipentwicklung nachzuweisen. Eine solche Methodik kann für jede Chip-Herstellungstechnologie angepasst werden. KW - Laser fault injection attacks KW - Resistive random access memory KW - Cell sensitive areas KW - Radiation-hard cells KW - Countermeasure KW - Laserfehlerinjektion-Angriffe KW - Resistiver Direktzugriffsspeicher KW - Empfindliche Zellbereiche KW - Strahlungsharte Zellen KW - Gegenmaßnahme KW - Halbleiter KW - Speicherzelle KW - Datenschutz KW - Kryptologie KW - Algorithmus Y1 - 2024 U6 - http://nbn-resolving.de/urn/resolver.pl?urn:nbn:de:kobv:co1-opus4-66647 ER - TY - THES A1 - Grzela, Tomasz T1 - Comparative STM-based study of thermal evolution of Co and Ni germanide nanostructures on Ge(001) T1 - Vergleichende STM-basierte Studie der thermischen Evolution von Co- und Ni-Germanid-Nanostrukturen auf Ge(001) N2 - Since 1947, when Bardeen and Brattain initiated the era of microelectronics by constructing the first Germanium (Ge) transistor, semiconductors have become the main material platform for advanced integrated circuit (IC) technologies. Later on, given in particular the electrical stability of its native oxide, IC technology shifted from Ge to Silicon (Si) substrates and the dominance of Si-based complementary metal oxide semiconductor (CMOS) microelectronics is today unquestionable. However, as the semiconductor industry is approaching the limits of traditional Si CMOS scaling, the integration of new materials into Si micro- and nano-electronics is required to extend the performance and functionality of future CMOS-based IC technologies. Recently, Ge due to its superior optoelectronic properties and compatibility with conventional Si CMOS technology has re-emerged as an alternative semiconductor material on the mainstream Si technology platform. Many of the Ge integration challenges, such as e.g. doping, epitaxial quality etc., have been recently solved or minimized to an acceptable level. However, the fabrication of low resistance, thermally stable metal/Ge contacts is still one of the main barriers towards the full use of the potential offered by Ge. In particular, the formation of ohmic contacts is relevant for applications where high current densities are of importance (i.p. Ge p-MOSFET and Ge laser applications). Consequently, intensive investigations of metal/Ge contacts are imperative for future applications of Ge. Various metal/Ge contact systems were studied and demonstrated good thermal stability and promising electrical properties. However, given their widespread use in Si CMOS technologies in form of their respective silicides, Co- and Ni-germanides seem to be an obvious choice for electrical contacts in Ge-based devices. Both metal/Ge systems exhibit a complex bulk phase diagrams with a wide range of different physical properties. It is generally acknowledged that the stoichiometric CoGe2 and NiGe phases are best suited for ohmic metal contact formation, mainly due to their low resistivity. It is worth noting that the bulk phase diagram is limited in its use for nanoscience due to an increased surface/volume ratio as well as by the strong nanostructure/substrate interface influence. This PhD thesis sheds light on the formation process at the atomic level of Co and Ni germanide nanostructures on clean, reconstructed Ge(001) substrates. The main part of the presented research is based on in-situ scanning tunneling microscopy (STM) studies on the influence of subsequent, post-evaporation annealings at various temperatures in order to follow and investigate on the nano-scale the structural evolution of a few monolayers of Co and Ni metal (deposited at RT and in UHV conditions) on an atomically clean, reconstructed Ge(001) surface. Furthermore, additional techniques like LEED, (S)TEM-EDX and XPS were used to corroborate and complement the STM derived insights. It was demonstrated that - for both investigated systems - room temperature deposition of a few metal monolayers on clean Ge(001) results in a Volmer Weber growth mode. Starting with annealing treatments at relatively low temperature ranges, the formation of a continuous MetalxGey wetting layer from as-deposited 3D metal clusters on Ge(001) was detected. It should be noted that a very flat wetting layer was observed for the Co/Ge(001) system, which is different for the Ni/Ge(001) system where inhomogeneous terraced domains were formed. Finally, the 2D wetting layer gradually evolves with increasing temperature into well-ordered 3D MetalxGey nanostructures, surrounded by clean, reconstructed Ge(001). Analysis of these Co and Ni germanide nanostructures shows that the growth mechanism is different: in particular the Ni/Ge system is more reactive by means of Ni bulk diffusion and results in 3D Ni germanide nanostructures which show a strong tendency to be embedded into the Ge(001) substrate. In contrast, Co germanide nanostructures are situated initially on top of the Ge(001) substrate due to the fact that Ge diffusion dominates in the low temperature range. Only at higher annealing temperatures, Co diffusion into the bulk occurs and Co germanide nanostructures penetrate into the Ge substrate. For the Co- as well as Ni-Germanide system, the nanostructures undergo Ostwald ripening phenomena in the high temperature range. The present PhD thesis thus allows to understand on the nano-scale the main growth and reaction mechanisms of the Walser and Benè rule set up about 40 years ago to describe metal/semiconductor interface reaction on the macro-scale. N2 - Seit 1947 als Bardeen und Brattain die Ära der Mikroelektronik, durch die Konstruktion des ersten Germanium (Ge) Transistors, einleiteten, wurden Halbleiter zur Hauptgrundlage für fortschrittliche „integrated circuit“ (IC)-Technologien. Später wechselten IC-Technologien von Ge zu Silizium (Si)-Substraten, bedingt durch die elektrische Stabilität der natürlichen Oxide, wodurch die Dominanz von Si-basierten „complementary metal oxide semiconductor“ (CMOS) Mikroelektronik unangefochten wurde. Jedoch wird, durch die Annäherung an die Limitierung der traditionellen Si-CMOS-Skalierung, die Integration von neuen Materialien in die Si-Mikro- und Nanoelektronik notwendig, um die Leistung und Funktionalität von zukünftigen CMOS-basierten IC-Technologien weiter auszubauen. Jüngst hat sich Ge, durch seine optoelektronische Eigenschaften und Kompatibilität mit konventionellen Si-CMOS-Technologien, wieder als alternatives Halbleitermaterial auf einer Si-Technologieplattform hervorgetan. Viele der Ge-Integrationsherausforderungen, wie z.B. Dotierung, epitaktische Qualität etc., wurden mittlerweile gelöst oder auf ein akzeptables Niveau reduziert. Jedoch ist die Herstellung von niederohmigen, thermisch stabilen Metall/Ge-Kontakten immer noch eine der Hauptbarrieren zur vollständigen Nutzung des Potentials von Ge. Die Bildung von ohmschen Kontakten ist insbesondere für Anwendungen mit hohen Stromdichten (z.B. p-MOSFET und Laser) von großer Relevanz. Entsprechend sind intensive Untersuchungen von Metall/Ge-Kontakten zwingend notwendig für zukünftige Anwendungen von Ge. Es wurden diverse Metall/Ge-Systeme studiert, welche eine gute thermische Stabilität und vielversprechende elektrische Eigenschaften demonstrierten. Co- und Ni-Germanide, in Betracht ihrer weiten Verbreitung in CMOS-Technologien als entsprechende Silizide, scheinen offensichtlich eine gute Wahl für elektrische Kontakte in Ge-basierten Bauteilen zu sein. Beide Metall/Ge-Systeme weisen ein komplexes Volumenphasendiagramm, mit unterschiedlichsten physikalischen Eigenschaften, auf. Es ist allgemein anerkannt, dass die CoGe2- und NiGe-Phase sich am besten als ohmsche Metallkontakte durch ihren geringen Widerstand eignen. Es sollte erwähnt werden, dass das Volumenphasendiagramm in der Anwendbarkeit in den Nanowissenschaften, durch die erhöhte Oberflächen/Volumen-Ratio genauso wie durch den starken Nanostruktur/Substrat-Einfluss, limitiert ist. Diese Dissertation soll die Bildungsprozesse von Co- und Ni-Germanidnanostrukturen auf sauberen, rekonstruierten Ge(001) Substraten auf einem atomistischen Niveau näher beleuchten. Der Hauptteil der hier präsentierten Forschung basiert auf in-situ „scanning tunneling microscopy“ (STM)-Studien, bezüglich des Einflusses von aufeinanderfolgenden Temperschritten bei unterschiedlichen Temperaturen, um die nanoskalierte, strukturelle Evolution von wenigen Monolagen Co- und Ni-Metall nach der Abscheidung (bei RT und unter UHV-Bedingungen) auf einer atomar reinen, rekonstruierten Ge(001)-Oberfläche zu verfolgen und zu untersuchen. Des Weiteren wurden zusätzliche Techniken wie LEED, (S)TEM-EDX, und XPS verwendet, um die mit STM erzielten Ergebnisse zu bekräftigen und zu vervollständigen. Es wurde demonstriert, dass für die beiden untersuchten Systeme die Raumtemperatur-abscheidung von wenigen Monolagen Metall auf reinem Ge(001) in einem Volmer-Weber-Wachstumsmodus resultiert. Temperschritte bei relativ niedrigen Temperaturen führten anfangs zur Detektion von kontinuierlichen MetallxGey Benetzungsschichten ausgehend von den abgeschiedenen 3D Metallclustern auf Ge(001). Zu beachten ist, dass eine sehr flache Benetzungsschicht für das Co/Ge(001) beobachtet wurde, was sich zu dem Ni/Ge(001)-System unterscheidet, wo sich inhomogene Domänen mit Terrassen bildeten. Mit ansteigender Temperatur entwickelt sich die 2D Benetzungsschicht allmählich zu wohlgeordneten 3D MetallxGey Nanostrukturen umgeben von sauberen, rekonstruierten Ge(001)-Flächen. Eine genaue Analyse dieser Co- und Ni-Germanid-Nanostrukturen zeigt, dass ihre Wachstumsmechanismen unterschiedlich sind. So ist das Ni/Ge-System reaktiver, was sich durch eine erhöhte Ni-Volumendiffusion andeutet, wodurch sich eine starke Tendenz zu in Ge(001) eingebetteten 3D Ni-Germanid-Nanostrukturen ergibt. Im Gegensatz dazu befinden sich Co-Germanid-Nanostrukturen anfänglich auf dem Ge(001)-Substrat, da die Germaniumdiffusion bei niedrigen Temperaturen dominiert. Nur bei höheren Temperaturen tritt eine Co-Diffusion auf und die Co-Nanostrukturen dringen in das Ge-Substrat ein. Sowohl für das Co- sowie auch das Ni-Germanid-System vollziehen die Nanostrukturen einen Ostwald-Reifungsprozess bei hohen Temperaturen. Die vorliegende Dissertation erlaubt so Einblicke in das Verständnis von nanoskalierten Wachstums- und Reaktionsmechanismen der Walser und Benè Regeln, die schon vor 40 Jahren aufgesetzt wurden, um die Metall/Halbleiter-Grenzflächenreaktion auf einer makroskopischen Skala zu beschreiben. KW - Scanning Tunneling Microscope KW - STM KW - Germanium KW - Cobalt germanides KW - Nickel germanides KW - Rastertunnelmikroskop KW - Nickel Germanide KW - Kobalt Germanide KW - Intermetallische Verbindungen KW - Schichtwachstum KW - Nanostruktur KW - Germanide KW - Rastertunnelmikroskop KW - Halbleiter Y1 - 2015 U6 - http://nbn-resolving.de/urn/resolver.pl?urn:nbn:de:kobv:co1-opus4-36234 ER - TY - THES A1 - Skibitzki, Oliver T1 - Material Science for high performance SiGe HBTs : Solid-Phase Epitaxy and III-V/SiGe hybrid approaches T1 - Materialwissenschaft für Hochleistungs-SiGe HBTs : Festphasenepitaxie- und III-V/SiGe Hybridansätze N2 - The complexity of today´s microelectronic circuitry is not only driven by complementary metal oxide semiconductor (CMOS) scaling, but also by integration of high performance modules for various applications (e.g. wireless and broadband communication systems). These mixed signal circuitries are build up by combining digital CMOS technology with analog SiGe:C hetero-bipolar transistors (HBT) known as SiGe:C BiCMOS technology. State-of-the-art SiGe:C BiCMOS technologies achieve up to the 500 GHz. Nevertheless, Si as semiconductor material is approaching more and more its physical limits, whereby novel approaches have to be found to ensure the future development of SiGe:C HBT BiCMOS technology in order to push the maximum frequency further into the Terahertz regime. Based on this task, two novel material science strategies are investigated in this Ph.D. thesis in terms of material growth and defect studies: A.) Solid-phase epitaxy (SPE) for emitter and base resistivity: This technique has been investigated for local engineering of crystallinity in emitter and base layer of already established SiGe:C HBT technology in order to improve the speed performance. By introducing disilane as new gas source with respect to standard used silane, it is possible to reduce the CVD growth temperature for Si, enabling the differential growth of epitaxial-Si (epi-Si) on Si and amorphous Si (a-Si) on the SiO2 and Si3N4 masks. The so produced requirement for SPE treatments is evaluated for two possible areas of application: A1.) Emitter region and A2.) Base region. In both cases, SPE techniques are applied to change the standard polycrystalline-Si (poly-Si) emitter and base link area on the SiO2 and Si3N4 masks to a fully epi-Si area in order to lower emitter and base resistivity, respectively. B.) III-V/SiGe hybrid device: The ternary compound semiconductor In1-xGaxP [x=0–1] is introduced as potential new collector material as part of an III-V/SiGe hybrid HBT device. With InP having a three times higher saturation velocity, and GaP having a two times bigger bandgap than Si, this approach offers the possibility to adjust speed and power performance of HBTs in a flexible way as a function of the In1-xGaxP collector chemical composition x. The material growth and defect studies in this Ph.D. thesis produced insights, which lead to the following results for future device application: A1.) SPE for emitter region: After investigating the temperature, time and doping concentration dependence on lateral SPE length of in-situ annealed As-doped epi-Si/a-Si test structures, it was possible to crystallize up to 500 nm of a-Si on SiO2 and Si3N4 masks to epi-Si with low defect densities by a combination of 575 °C and 1000 °C postannealing. A2.) SPE for base region: After studying the dependence of time, temperature, thickness, SiO2-capping and Ge incorporation on lateral SPE length of in-situ annealed undoped epi-Si/a-Si test structures, it was possible to crystallize up to 450 nm of SiO2-capped undoped a-Si on SiO2 mask to low-defective epi-Si by 570 °C postannealing. Finally, this technique is applied in a SiGe:C base model structure in order to show the possibility to widen the monocrystalline region around the bipolar window, which results in a possibly improved base resistivity. B.) GaP/Si0.8Ge0.2/Si(001) heterostructure: For pseudomorphic GaP/Si0.8Ge0.2/Si(001) heterostructure growth, the critical thickness of GaP on Si and maximum thermal budget for GaP deposition is evaluated. A detailed structure and defect characterization study by XRD, AFM, and TEM is reported on single crystalline 170 nm GaP/20 nm Si0.8Ge0.2/Si(001) heterostructure. Results show that 20 nm Si0.8Ge0.2 on Si(001) can be overgrown by 170 nm GaP without affecting the pseudomorphism of the Si0.8Ge0.2/Si(001) systems. The GaP layer grows however partially relaxed, mainly due to defect nucleation at the GaP/Si0.8Ge0.2 interface during initial island coalescence. The achievement of 2D GaP growth conditions on Si0.8Ge0.2/Si(001) systems is thus a crucial step for achieving fully pseudomorphic heterostructures. Anti-phase domain-free GaP growth is observed for film thicknesses beyond 70 nm. In addition, no detrimental impurity diffusion could be found in the GaP/Si0.8Ge0.2/Si(001) heterostructure. Finally, it is to mention that further investigation and efforts are still needed to push these new approaches to full integration into SiGe:C HBT BiCMOS technology concepts: A.) For SPE application: Electrical studies are needed in frame of full processed devices to evaluate the value and required modifications for process integration. B.) For III-V/SiGe hybrid device: Future work has to focus on improved 2D GaP layer conditions (before introducing InP) in order to prepare truly pseudomorphic GaP/Si0.8Ge0.2/Si(001) heterostructures with low defect densities. For this purpose, selective GaP growth studies in local HBT Si0.8Ge0.2/Si(001) mesa structures are the next step. N2 - Die Komplexität heutiger mikroelektronischer Schaltungen wird nicht ausschließlich von der CMOS-Skalierung vorangetrieben, sondern wird ergänzt durch Integration von Hochleistungsmodule für verschiedene Anwendungen (z.B. für drahtlose und Breitband-Kommunikationssysteme), welche durch die Kombination von digitaler CMOS- mit analoger SiGe:C HBT-Technologie (auch bekannt als SiGe:C BiCMOS –Technologie) aufgebaut werden und heute bis zu 500 GHz erreichen. Da allerdings Si als Halbleitermaterial langsam an seine physikalischen Grenzen stößt, müssen neue Ansätze gefunden werden, um eine weitere Entwicklung der SiGe:C HBT BiCMOS-Technologie in Richtung Terahertz-Regime zu gewährleisten. Basierend auf dieser Aufgabe werden zwei neuartige Materialstrategien im Rahmen dieser Doktorarbeit in Form von Materialwachstums- und Defektstudien untersucht: A.) Festphasenepitaxie (SPE): SPE gestattet das lokale Verändern der Kristallinität in Emitter- und Basisschichten von bereits etablierten SiGe:C HBT-Technologien zur Geschwindigkeitsverbesserung. Die Einführung von Disilan anstatt Silan als Prozessgas ermöglicht die Senkung der CVD-Wachstumstemperatur für Si, wodurch ein differentielles Wachstum von epi-Si auf Si und a-Si auf SiO2- und Si3N4-Masken erfolgt. Diese Voraussetzung zur SPE-Anwendung wird an zwei möglichen Anwendungsbereichen evaluiert: A1.) Emitterbereich und A2.) Basisbereich. In beiden Fällen wird die SPE angewendet, um die standardmäßig poly-Si-Bereiche auf den SiO2- und Si3N4-Masken in epi-Si umzuwandeln, und so den Emitter- bzw. Basiswiderstand zu senken. B.) III-V/SiGe Hybridbauteil: Der ternäre Verbindungshalbleiter In1-xGaxP [x=0–1] wird als potentielles neues Kollektormaterial im Rahmen eines III-V/SiGe Hybridansatzes eingeführt. Mit InP, welches eine dreimal höhere Sättigungsgeschwindigkeit, und GaP, welches ein zweimal größere Bandlücke als Si hat, bietet dieser Ansatz die Möglichkeit, Geschwindigkeit und Leistung des HBTs flexibel als Funktion der chemischen Zusammensetzung x des In1-xGaxP anzupassen. Die Materialwachstums- und Defektstudien in dieser Doktorarbeit erbrachten folgende Ergebnisse: A1.) SPE für den Emitterbereich: Nach der Untersuchung der Temperatur-, Zeit- und Dotierungskonzentrationsabhängigkeit auf die laterale SPE-Länge von in-situ getemperten, As-dotierten epi-Si/a-Si-Teststrukturen war es möglich, 500 nm a-Si auf den SiO2- und Si3N4-Masken zu epi-Si mit geringen Defektdichten zu kristallisieren, indem man eine Temperkombination aus 575 °C und 1000 °C verwendete. A2.) SPE für den Basisbereich: Nach dem Studium der Zeit-, Temperatur-, Dicken-, SiO2-Bedeckungs- und Ge-Einlagerungsabhängigkeit auf die L-SPE-Länge von in-situ getemperten, nicht dotierten epi-Si/a-Si-Teststrukturen war es möglich, bis zu 450 nm des SiO2-bedeckten, undotierten a-Si auf der SiO2-Maske zu epi-Si mit geringen Defektdichten zu kristallisieren, indem man eine Temperung bei 570 °C verwendete. Abschließend wurde mittels einer SiGe:C Basis-Modellstruktur gezeigt, dass SPE die Möglichkeit bietet, den einkristallinen Bereich um das Bipolar-Fenster zu erweitern, was zu einer Basis-Widerstandesverbesserung führen kann. B.) GaP/Si0.8Ge0.2/Si(001) Hetero-Struktur: Fürs pseudomorphe GaP/Si0.8Ge0.2/Si(001) Hetero-Strukturwachstum wurde die kritische GaP-Schichtdicke auf Si und das maximale thermale Budget für die GaP-Beschichtung ermittelt. Eine einkristalline 170 nm GaP/20 nm Si0.8Ge0.2/Si(001) Hetero-Struktur wird in Bezug auf Struktur und Defekte durch XRD, AFM und TEM charakterisiert. Die Ergebnisse zeigen, dass 20 nm Si0.8Ge0.2/Si(001) mit 170 nm GaP überwachsen werden kann, ohne den Pseudomorphismus des Si0.8Ge0.2/Si(001)-Systems zu beeinflussen. Jedoch kommt es durch Zusammenwachsen der anfänglichen GaP-Inseln zu Defektnukleation an der GaP/Si0.8Ge0.2-Grenzschicht, wodurch GaP teilweise relaxiert aufwächst. Daher bildet das erfolgreiche 2D GaP-Wachstum auf Si0.8Ge0.2/Si(001)-Systemen den entscheidenden Schritt, um eine völlig pseudomorphe Hetero-Struktur zu bilden. Des Weiteren konnte die Abwesenheit von Anti-Phasen-Domänen ab einer GaP-Schichtdicke von 70 nm und keine schädliche Diffusion innerhalb der GaP/Si0.8Ge0.2/Si(001) Hetero-Struktur beobachtet werden. Abschließend ist zu erwähnen, dass weitere Untersuchungen und Anstrengungen unternommen werden müssen, um diese neuen Ansätze in die SiGe:C HBT BiCMOS-Technologie einzubinden: A.) Für SPE-Anwendungen: Elektrische Studien an einem voll prozessierten Bauteil werden benötigt, um den Wert für die Prozessintegration zu bewerten. B.) III-V/SiGe Hybridbauteil: Zukünftige Arbeiten müssen sich (bevor man InP hinzufügt) auf die Verbesserung der 2D GaP-Schichtnukleation fokussieren, um eine wirklich pseudomorphe GaP/Si0.8Ge0.2/Si(001) Hetero-Struktur mit geringen Defektdichten herzustellen. Hierzu sind selektive GaP-Wachstumsstudien in lokalen Si0.8Ge0.2/Si(001) Mesa-Strukturen der nächste Schritt. KW - Halbleiter KW - Epitaxie KW - Heterostruktur KW - Hetero-bipolar-Transistor KW - Festphasenepitaxie KW - III-V/SiGe Hybridbauteil KW - Materialwissenschaft KW - Halbleiterphysik KW - Heterojunction bipolar transistor KW - Solid-Phase Epitaxy KW - III-V/SiGe hybrid device KW - Material science KW - Semiconductor physics Y1 - 2013 U6 - http://nbn-resolving.de/urn/resolver.pl?urn:nbn:de:kobv:co1-opus-29333 ER -