@phdthesis{Gleichner2014, author = {Gleichner, Christian}, title = {Diagnostischer Test eingebetteter Systeme im Automobil {\"u}ber serielle Standardschnittstellen}, url = {http://nbn-resolving.de/urn:nbn:de:kobv:co1-opus4-33626}, school = {BTU Cottbus - Senftenberg}, year = {2014}, abstract = {Im Automobilbereich nimmt die Komplexit{\"a}t eingebetteter Systeme mit steigenden Anspr{\"u}chen bez{\"u}glich Qualit{\"a}t und Sicherheit, aber auch aus {\"o}kologischen und {\"o}konomischen Aspekten stetig zu. Zum einen wird dies erreicht durch die Anzahl der Steuerger{\"a}te und Sensoren und deren Vernetzung, zum anderen durch den rasanten technologischen Fortschritt in der Halbleiterindustrie. Durch die hohe Integrationsdichte und die dadurch erh{\"o}hte Sensibilisierung gegen{\"u}ber potentieller Fehlerquellen w{\"a}hrend des Produktionsprozesses lassen sich bei der Halbleiterfertigung defekte Chips oder solche mit erh{\"o}hter Fehleranf{\"a}lligkeit nicht vermeiden. Somit werden Ausbeute und Lebensdauer hochintegrierter Schaltungen (IC) reduziert. Da diese vermehrt Einzug in die Automobilindustrie halten, ist es wichtig, einen hohen Qualit{\"a}tsstandard und, gerade in eingebetteten Prozessoren f{\"u}r sicherheitskritische Anwendungen, eine hohe Fehler- und Ausfallresistenz zu gew{\"a}hrleisten. In einem solch komplexen elektronischen System w{\"a}re es daher w{\"u}nschenswert einen Fehler m{\"o}glichst fr{\"u}hzeitig zu erkennen, bevor er zu einer St{\"o}rung essentieller Funktionen f{\"u}hrt. Kommt es zum Teil- oder gar Systemausfall, so ist es dar{\"u}ber hinaus von gro{\"y}er Bedeutung, einen einmal festgestellten Fehler im Nachhinein in der Werkstatt oder als R{\"u}ckl{\"a}ufer beim Hersteller schnell und eindeutig reproduzieren und diagnostizieren zu k{\"o}nnen. Die Ursache eines gemeldeten Fehlers in der Fahrzeugelektronik ist aber h{\"a}ufig nicht einwandfrei feststellbar. So besteht im Fehlerfall nur die M{\"o}glichkeit, Systemkomponenten anhand der Fehlerbeschreibung auf Verdacht auszutauschen. Eine nachtr{\"a}gliche Fehleranalyse durch den Halbleiterhersteller erfordert hohen Aufwand, da der IC unter anderem erst von der Platine gel{\"o}st werden muss. Im Produktionstest beim Halbleiterhersteller werden hochaufl{\"o}sende strukturorientierte Verfahren angewandt, um fehlerhafte Chips zu identifizieren und auszusortieren. Hierzu werden in den IC eingebrachte Teststrukturen mit separaten Zugangskan{\"a}len genutzt, um eine hohe Fehler{\"u}berdeckung in kurzer Testzeit zu garantieren. Der Testzugang zu dieser Produktionstestlogik steht nach dem Packaging und somit nach dem Aufbringen auf die Steuerger{\"a}teplatine nicht mehr zu Verf{\"u}gung. Die vorliegende Dissertation pr{\"a}sentiert ein Konzept, das einen f{\"u}r die Diagnose eingebetteter Systeme erforderlichen strukturorientierten Test unter Verwendung der schaltungsinternen Produktionstestlogik und serieller Standardschnittstellen realisiert. Somit wird ein Test eines Automotive-ICs mit hoher diagnostischer Aufl{\"o}sung {\"u}ber eine vorhandene Steuerger{\"a}teschnittstelle im Zielsystem (Kraftfahrzeug) ohne Demontage des Steuerger{\"a}tes und der ICs verf{\"u}gbar gemacht. Der Testzugang setzt dabei die maximale {\"u}ber die genutzte Standardschnittstelle realisierbare Datenrate um. Dem Steuerger{\"a}tehersteller kann dadurch ein erweiterter Produktionstest bereitgestellt werden, der weit {\"u}ber den Leiterplattentest hinaus eine nachweisbare hohe Pr{\"u}fsch{\"a}rfe bietet. Kann die St{\"o}rung einer Systemfunktionalit{\"a}t durch die Diagnosem{\"o}glichkeit bereits im Feld, das heißt, w{\"a}hrend eines Werkstattaufenthalts, eindeutig auf einen fehlerhaften IC zur{\"u}ckgef{\"u}hrt werden, lassen sich wiederholte Fehlersuchen und teure Reparaturen vermeiden. Der Halbleiterhersteller kann zudem die aus der Diagnose eines defekten ICs gewonnenen Informationen nutzen, um w{\"a}hrend des Fertigungsprozesses und des Fertigungstests entsprechende Maßnahmen zu ergreifen, mit denen die Chipqualit{\"a}t verbessert werden kann. Neben dem Testzugang umfasst das entworfene Konzept auch einen integrierten Selbsttest, der strukturelle Fehler des ICs bereits vor einer m{\"o}glichen Auswirkung auf die Funktionalit{\"a}t des Systems identifizieren kann und somit die Systemzuverl{\"a}ssigkeit erh{\"o}ht.}, subject = {Scan-Test; Testschnittstelle; Built-In Self-Test; USB; FlexRay; Kraftwagen; Eingebettetes System; Kontrollfluss; USB ; Datenfluss}, language = {de} } @phdthesis{Ulbricht2014, author = {Ulbricht, Markus}, title = {Systematische Lebensdauer-Optimierung f{\"u}r hochintegrierte Systeme auf der Basis von Nano-Strukturen durch Stress-Optimierung und Selbstreparatur}, url = {http://nbn-resolving.de/urn:nbn:de:kobv:co1-opus4-31220}, school = {BTU Cottbus - Senftenberg}, year = {2014}, abstract = {Die Skalierung von Bauelementen der Mikroelektronik bis hin zu atomaren Dimensionen hat einen zunehmenden negativen Einfluss auf deren Zuverl{\"a}ssigkeit und mittlere Lebensdauer. Durch uneinheitliches Skalieren der r{\"a}umlichen Ausdehnung im Vergleich zur Versorgungsspannung steigen die internen Energiedichten und damit die Temperatur. Diese tr{\"a}gt wesentlich zur Verst{\"a}rkung gewisser Fehlereffekte bei. Maßnahmen wie Selbstreparatur und Entstressen k{\"o}nnen dieser Entwicklung entgegenwirken, wobei Kombinationen solcher Ans{\"a}tze noch bessere Ergebnisse versprechen. Ziel der vorliegenden Dissertationsschrift ist es, eine dieser Kombinationen auf ihre Kosten und Nutzen zu untersuchen. Damit kann am Ende die Aussage getroffen werden, ob die Activity Migration eine gewinnbringende Erg{\"a}nzung in einem zur Selbstreparatur genutzten M aus N System darstellt oder nicht. Um dieses Ziel zu erreichen, werden zuerst f{\"u}nf verschiedene Implementierungen des Ansatzes in einem VLIW Prozessor erstellt. Anschließend findet die Simulation der Implementierungen in verschiedenen Strukturgr{\"o}ßen, in Bezug auf ihr Temperaturverhalten statt. {\"U}ber entsprechende Modellierungen wird daraufhin die Zuverl{\"a}ssigkeit und mittlere Lebensdauer der Originalsysteme, Systeme mit reinem M aus N System und den Systemen mit integrierter Activity Migration in Abh{\"a}ngigkeit von Temperatur und Fl{\"a}che ermittelt. Die erzeugten Ergebnisse belegen, dass das Hinzuf{\"u}gen der Activity Migration bei den untersuchten Prozessormodellen, mit starker thermischer Kopplung zwischen Funktions- und Ersatzbaugruppen, warmer Redundanz, Rekonfiguration im laufenden Betrieb und den gegebenen Formeln zur Berechnung der Fehlerraten verschiedener Fehlermodelle, keinen nennenswerten Gewinn an Lebensdauer erbringt, da das reine M aus N System bereits zu einer deutlichen Lebensdauersteigerung f{\"u}hrt.}, subject = {Temperaturmanagement; Thermal management; Selbstreparatur; M aus N System; Zuverl{\"a}ssigkeit; Mittlere Lebensdauer; Self repair; k out of n system; Reliability; Mean time to failure; Elektronisches Bauelement; Lebensdauer; Zuverl{\"a}ssigkeit}, language = {de} } @phdthesis{SegabinazziFerreira2022, author = {Segabinazzi Ferreira, Raphael}, title = {Run-time redundancy management of processor functional units for mixed-critical scenarios}, doi = {10.26127/BTUOpen-5888}, url = {http://nbn-resolving.de/urn:nbn:de:kobv:co1-opus4-58886}, school = {BTU Cottbus - Senftenberg}, year = {2022}, abstract = {Since electronics started to scale down, a growing concern about the reliability of these electronic devices has emerged. At the same time, the increased demand for high performance within the safety- and mixed-critical domains, such as the aerospace and automotive industry, motivated a shift from previous consolidated and mature technology to the new cutting edge devices with smaller feature sizes. Therefore, there is a need to improve the fault tolerance of these high-end devices so that minimum failure rates can be obeyed. Although redundancy has been a great solution for these problems, their drawbacks such as power and area overheads must be watched carefully, so that per-unit price does not extrapolate affordable limits, and the redundancy does not add more sources of error than it improves the fault tolerance. This thesis proposes an approach for run-time management of redundancy among the processor internal Functional Units (FUs) within mixed-critical scenarios, tackling the compensation of the trade-offs between fault-tolerance, power consumption, hardware usage (ageing), and hardware area (cost). With these objectives in mind, this thesis presents a concept for a dynamic processor architecture capable to enable and disable redundancy of FUs on-demand, and a software mechanism for criticality-aware management of these units for mixed-critical processes within an Operating System (OS). For this purpose, a processor design was extended with a few additional instructions that enabled different replication schemes in the processor at run-time. Furthermore, a compatible Real-Time Operating System (RTOS) is also extended to enable the desired criticality-aware management of units. Evaluating the implemented test platform when the extended processor was running bare-metal code, the latency to shift between different replication schemes was of only one instructions cycle. Furthermore, when the processor was running the adapted RTOS, the run-time overhead over the latency to switch between processes remained below 2.5\%. Meanwhile, resulting from the processor extensions, the hardware overhead remained smaller than standard full core replication schemes such as core lock-step approaches. Regarding fault tolerance, the expected failure rate of the FUs module decreased by approximately 80\% when its FUs were configured with Triple Modular Redundancy (TMR). Furthermore, when considering the whole area of the processor core, its respective failure rate decreased by about 15\% when configured these units with the same triplication scheme. Finally, it is also presented that the run-time management of FUs was likewise able to decrease the power consumption and hardware ageing for the proposed mixed-critical scenario. After all, we can say that the concept can increase fault tolerance on-demand of a processor design with moderately low hardware overhead, while it also minimises the power consumption and hardware usage (ageing) for its intended mixed-critical scenario.}, subject = {Mixed-critical scenario; Redundancy; Fault-tolerance; Run-time; Fehlertoleranz; Redundanz; Funktionseinheit; Mikroprozessor; Laufzeit; Gemischtkritische Szenarien; Laufzeit; Redundanz}, language = {en} }