@inproceedings{SegabinazziFerreiraNolte2019, author = {Segabinazzi Ferreira, Raphael and Nolte, J{\"o}rg}, title = {Low latency reconfiguration mechanism for fine-grained processor internal functional units}, doi = {10.1109/LATW.2019.8704560}, url = {http://nbn-resolving.de/urn:nbn:de:kobv:co1-opus4-50497}, year = {2019}, abstract = {The strive for performance, low power consumption, and less chip area have been diminishing the reliability and the time to fault occurrences due to wear out of electronic devices. Recent research has shown that functional units within processors usually execute a different amount of operations when running programs. Therefore, these units present different individual wear out during their lifetime. Most existent schemes for re-configuration of processors due to fault detection and other processor parameters are done at the level of cores which is a costly way to achieve redundancy. This paper presents a low latency (approximately 1 clock cycle) software controlled mechanism to reconfigure units within processor cores according to predefined parameters. Such reconfiguration capability delivers features like wear out balance of processor functional units, configuration of units according to the criticality of tasks running on an operating system and configurations to gain in performance (e.g. parallel execution) when possible. The focus of this paper is to show the implemented low latency reconfiguration mechanism and highlight its possible main features.}, subject = {Functional units low latency; Fine-grained; Reconfiguration; Software; Rekonfiguration; Mikroprozessor; Latenzzeit }, language = {en} } @phdthesis{Petri2012, author = {Petri, Markus}, title = {Latenzverringerung in Basisbandprozessoren am Beispiel eines hochratigen OFDM-Kommunikationssystems}, url = {http://nbn-resolving.de/urn:nbn:de:kobv:co1-opus-26674}, school = {BTU Cottbus - Senftenberg}, year = {2012}, abstract = {In modernen digitalen {\"U}bertragungssystemen ist der gesamte Datendurchsatz nicht mehr allein durch die Datenrate - z. B. aufgrund der begrenzten Bandbreite - eingeschr{\"a}nkt. Stattdessen haben die bei der Verarbeitung entstehenden Latenzen einen immer gr{\"o}ßeren Einfluss auf die erzielbare Systemperformance. In der Fachliteratur beschriebene Untersuchungen zur Latenzverringerung in digitalen Basisbandprozessoren beschr{\"a}nken sich meist auf die Optimierung eigenst{\"a}ndiger Module. Im Rahmen dieser Arbeit werden, basierend auf einer Untersuchung der Basisbandmodule auf ihren Latenzbeitrag und einer Darstellung der Latenzauswirkungen, bestehende Verfahren der Latenzverringerung evaluiert und neue Verfahren zur Latenzreduktion entworfen. Die praktischen Auswirkungen werden dabei anhand der Latenzmodellierung eines bestehenden 60 GHz-OFDM-Kommunikationssystems aufgezeigt. Die zur Anwendung der neu entworfenen Verfahren notwendigen strukturellen {\"A}nderungen in der Basisbandverarbeitung werden detailliert dargestellt. Weiterhin wird eine allgemeine Methodik des latenzarmen Systementwurfs vorgestellt, die die Anwendung der neu entworfenen Verfahren beinhaltet. Bei der Darstellung von Verfahren zur Latenzverringerung liegt der Schwerpunkt auf der zur Durchsatzsteigerung {\"u}blicherweise verwendeten, aber noch nicht im Zusammenhang mit der Latenzverringerung beschriebenen Anwendung von parallelen Datenverarbeitungsstrukturen sowie auf der neu vorgeschlagenen Anwendung von Spekulation. Mithilfe der spekulativen Demodulation und der spekulativen Dekodierung lassen sich Latenzen aufgrund von Abh{\"a}ngigkeiten in der Datenverarbeitung einfach vermeiden. Die sich aus den spekulativen Verfahren ergebenden Auswirkungen auf die MAC-Ebene werden zum Schluss kurz diskutiert.}, subject = {OFDM; Basisband; Latenzzeit ; Latenzverringerung; Basisbandprozessor; OFDM; Spekulative Verarbeitung; Parallelverarbeitung; Latency reduction; Baseband processor; OFDM; Speculative processing; Parallel processing}, language = {de} }