TY - CHAP A1 - Misera, Silvio Andre A1 - Sieber, André T1 - Hardware-nahe Fehlersimulation mit effektiven SystemC-Modellen T2 - Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen, 10. GI/ITG/GMM-Workshop Modellierung und Verifikation KW - ICs KW - Fehler KW - Test KW - Fehlersimulation Y1 - 2007 N1 - BTU SP - 39 EP - 48 PB - Shaker CY - Aachen ER - TY - CHAP A1 - Misera, Silvio Andre A1 - Sieber, André A1 - Breitenfeld, Lars A1 - Vierhaus, Heinrich Theodor T1 - Eine Mixed-Language-Fault-Simulation von VHDL- und SystemC-Modellen T2 - Dresdner Arbeitstagung Schaltungs- und Systementwurf (DASS'2006), 10. - 11. Mai 2006 KW - ICs KW - SoCs KW - Zuverlässigkeit KW - Fehlersimulation Y1 - 2006 N1 - BTU PB - Fraunhofer-Institut CY - Dresden ER - TY - CHAP A1 - Sieber, André A1 - Misera, Silvio Andre A1 - Vierhaus, Heinrich Theodor T1 - Fault Injection Techniques and their Acccelerated Simulation in SystemC T2 - Proceedings, 10th Euromicro Conference on Digital System Design: Architectures, Methods and Tools, DSD 2007, 29 - 31 August 2007, Lübeck, Germany KW - ICs KW - Test KW - Fehlersimulation Y1 - 2007 SN - 978-0-7695-2978-3 N1 - IEEE Computer Society SP - 587 EP - 595 PB - IEEE Computer Society CY - Los Alamitos, Calif. [u.a.] ER -