Leakage Current and Defect Characterization of Short Channel MOSFETs

Charakterisierung von Leckströmen und Defekten in Kurzkanal-MOSFETs

  • The continuous improvement in semiconductor technology requires field effect transistor scaling while maintaining acceptable leakage currents. This study analyzes the effect of scaling on the leakage current and defect distribution in peripheral DRAM transistors.The influence of important process changes, such as the high-k gate patterning and ecapsulation as well as carbon co-implants in the source/drain junction are investigated by advanced electrical measurements and TCAD simulation. A complete model for trap assisted leakage currents in the silicon bulk of the transistors is presented.
  • Für einen kontinuierlichen Fortschritt in der Halbleitertechnologie werden skalierte Feldeffekttransistoren mit niedrigen Leckströmen benötigt. Die stetige Skalierung verändert auch die Leckströme und Defektverteilung in peripheren DRAM Transistoren. In dieser Arbeit wird der Einfluss wichtiger Prozessänderungen auf diese Parameter mittels fortgeschrittenen elektrischen Messungen und TCAD Simulationen untersucht. Wichtige Prozessänderungen erfolgen bei der Strukturierung und Einkapselung des High-k - Metall Gates, und bei einer zusätzlichen Kohlenstoffimplantation in der Source bzw. Drain. Ein vollständiges Model für die Defekt assistierten Leckströme im Silizium Bulk wird vorgestellt.

Download full text files

Export metadata

  • Export Bibtex
  • Export RIS

Additional Services

Share in Twitter Search Google Scholar
Metadaten
Author:Guntrade Roll
URN:urn:nbn:de:bvb:29-opus-38950
ISBN:978-3-8325-3261-1
Advisor:Lothar Frey
Document Type:Doctoral Thesis
Language:English
Date of Publication (online):2012/11/23
Publishing Institution:Friedrich-Alexander-Universität Erlangen-Nürnberg (FAU)
Granting Institution:Friedrich-Alexander-Universität Erlangen-Nürnberg (FAU), Technische Fakultät
Date of final exam:2012/09/10
Release Date:2012/11/23
Tag:Charge Pumping; High-k Metal Gate; Source-Drain-Engineering; TCAD
Cgarge Pumping; High-k Metal Gate; Source-Drain-Engineering; TCAD
SWD-Keyword:Elektrische Messung; Gitterbaufehler; Leckstrom; MOS-FET; Prozessierung; Simulation
Original publication:Research at namlab Band 2 (Logos Verlag Berlin)
Institutes:Technische Fakultät -ohne weitere Spezifikation-
Dewey Decimal Classification:500 Naturwissenschaften und Mathematik
PACS-Classification:72.20.Jv Charge carriers: generation, recombination, lifetime, and trapping

$Rev: 12793 $