Steigerung der Qualität des Fertigungstests integrierter Schaltungen durch IDDT-Verfahren

Improvement of production test quality of integrated circuits by IDDT methods

  • In dieser Arbeit werden Testverfahren, die auf der Auswertung des transienten Verhaltens des Versorgungsstroms integrierter Schaltungen beruhen, für verschiedene Anwendungen analysiert und im Hinblick auf ihre Leistungsfähigkeit für den praktischen Einsatz optimiert. Zu einem Verfahren, das den Versorgungsstrom während des Betriebs auswertet, werden Untersuchungen mit einem Produktionstestsystem an kommerziellen, überwiegend digitalen ICs durchgeführt und gezeigt, dass das Verfahren erfolgreich mit dem bisherigen Standard-Produktionstest korreliert werden kann. Dies gelingt mit einem neuen Ansatz zur Bestimmung einer adaptiven Testentscheidungsschwelle, wodurch eine erhöhte Testschärfe erzieIn dieser Arbeit werden Testverfahren, die auf der Auswertung des transienten Verhaltens des Versorgungsstroms integrierter Schaltungen beruhen, für verschiedene Anwendungen analysiert und im Hinblick auf ihre Leistungsfähigkeit für den praktischen Einsatz optimiert. Zu einem Verfahren, das den Versorgungsstrom während des Betriebs auswertet, werden Untersuchungen mit einem Produktionstestsystem an kommerziellen, überwiegend digitalen ICs durchgeführt und gezeigt, dass das Verfahren erfolgreich mit dem bisherigen Standard-Produktionstest korreliert werden kann. Dies gelingt mit einem neuen Ansatz zur Bestimmung einer adaptiven Testentscheidungsschwelle, wodurch eine erhöhte Testschärfe erzielt wird, ohne dass gleichzeitig die Ausbeuteverluste durch falsche Testentscheidungen signifikant steigen. Ein weiteres Verfahren, das den Versorgungsstrom während kontrollierter Ein- und Ausschaltvorgänge der Versorgungsspannung auswertet und sich besonders für analoge und mixed-signal Schaltungen eignet, wird im Hinblick auf seine Eignung für die industrielle Praxis optimiert. Bei diesem Verfahren wird durch Annahme modellhafter, analoger Defekte ausschließlich die Struktur der Schaltung überprüft, d.h. der Testentwurf setzt keine Kenntnis der Schaltungsfunktionalität voraus. Hierzu wird ein ebenfalls neuer Ansatz zur Auswahl optimaler Abtastzeitpunkte vorgestellt und in dessen Anwendung auf eine Beispielschaltung erfolgreich gezeigt, dass eine gestiegene Testqualität und zugleich geringere Anforderungen an die Leistungsfähigkeit der eingesetzten Messinstrumente daraus resultieren. Darüber hinaus wird eine Kostenreduzierung beim Test erreicht.show moreshow less
  • In this dissertation, procedures for testing integrated circuits based on transient power supply current will be analyzed for different applications and optimized for their usage in manufacturing tests. At one procedure for the evaluation of power supply current during operation, measurements are taken by an automated test system from a commercial, mostly digital IC. It is shown that the results can be correlated with the standard manufacturing test. This can be achieved with the new approach of an adaptive test threshold. The decisiveness of the test is raised without significantly increasing yield loss due to wrong test decisions. At another procedure, the power supply current is evaluatedIn this dissertation, procedures for testing integrated circuits based on transient power supply current will be analyzed for different applications and optimized for their usage in manufacturing tests. At one procedure for the evaluation of power supply current during operation, measurements are taken by an automated test system from a commercial, mostly digital IC. It is shown that the results can be correlated with the standard manufacturing test. This can be achieved with the new approach of an adaptive test threshold. The decisiveness of the test is raised without significantly increasing yield loss due to wrong test decisions. At another procedure, the power supply current is evaluated during power on/off cycles. This procedure is suitable for analog and mixed-signal circuits and will be optimized for its usability in manufacturing tests. At this procedure only the structure of an IC will be tested by assuming analog fault models. Therefore, no information about functionality of the IC is required for test development. For an optimal selection of sampling points a new approach will be presented. By applying the procedure to an example circuit it is successfully shown that higher test quality can be achieved with lower requirements for performance of the measurement equipment. By that, test costs will be reduced.show moreshow less

Download full text files

Export metadata

  • Export Bibtex
  • Export RIS

Additional Services

Share in Twitter Search Google Scholar
Metadaten
Author:Marc Arabackyj
URN:urn:nbn:de:bvb:29-opus-33708
Advisor:Klaus Helmreich
Document Type:Doctoral Thesis
Language:German
Date of Publication (online):2012/07/04
Publishing Institution:Friedrich-Alexander-Universität Erlangen-Nürnberg (FAU)
Granting Institution:Friedrich-Alexander-Universität Erlangen-Nürnberg (FAU), Technische Fakultät
Date of final exam:2012/05/04
Release Date:2012/07/04
Tag:IC-Test; IDDQ; IDDT; Mengenüberdeckungsproblem; VDD-Rampe
IC-Test; IDDQ; IDDT; Set Cover Problem; VDD-Ramp
SWD-Keyword:Integrierte Schaltung; Kundenspezifische Schaltung; Test
Institutes:Technische Fakultät / Technische Fakultät -ohne weitere Spezifikation-
Dewey Decimal Classification:6 Technik, Medizin, angewandte Wissenschaften / 62 Ingenieurwissenschaften / 620 Ingenieurwissenschaften und zugeordnete Tätigkeiten

$Rev: 13581 $