Design Methodology for Digital Integrated Circuits in OFET Technology

Design-Methodik für digitale integrierte Schaltungen in OFET Technologie

  • The thesis presents an up-to-date design methodology for digital integrated circuits in OFET technology. Till the moment the topic has not been studied intensively. OFET technology still suffers from the process complexity, stability problems and small carrier mobilty. Some suitable transistor models were used to study the effect of the device characteristics on the circuit's performance. Optimizing the size of transistors is a must. It has been shown that some circuit topologies are critical regarding the transistor size. Two RFID digital blocks designs have been studied. The first using depletion load topology gates, the second using diode load topology together with other topologies namelThe thesis presents an up-to-date design methodology for digital integrated circuits in OFET technology. Till the moment the topic has not been studied intensively. OFET technology still suffers from the process complexity, stability problems and small carrier mobilty. Some suitable transistor models were used to study the effect of the device characteristics on the circuit's performance. Optimizing the size of transistors is a must. It has been shown that some circuit topologies are critical regarding the transistor size. Two RFID digital blocks designs have been studied. The first using depletion load topology gates, the second using diode load topology together with other topologies namely push-pull and enhanced diode logic showing an improvement in the speed and performance over the first design. The new methodology accompanied with program codes for an automatic sizing and optimzation tools to help the designer is presented.show moreshow less
  • Diese Arbeit beschreibt eine Entwurfsmethodik für digitale integrierte Schaltungen in OFET Technologie. Bis jetzt ist dieses Thema nicht intensiv untersucht, OFET Technologie leidet derzeit noch an Prozesskomplexität, Stabilitätsproblemen und zu geringer Ladungsträgerbeweglichkeit. Geeignete Transistormodelle wurden implementiert um die Einflüsse der Transistoreigenschaften auf die Schaltungsperformanz zu untersuchen. Die Optimierung der Transistordimensionierung ist entscheidend. Es wurde dargestellt, dass manche Schaltungstopologien kritisch in Hinsicht auf die Dimensionierung der Transistoren sind. Zwei verschiedene digitale RFID Entwürfe wurden untersucht. Der erste enthält Logikgatter rDiese Arbeit beschreibt eine Entwurfsmethodik für digitale integrierte Schaltungen in OFET Technologie. Bis jetzt ist dieses Thema nicht intensiv untersucht, OFET Technologie leidet derzeit noch an Prozesskomplexität, Stabilitätsproblemen und zu geringer Ladungsträgerbeweglichkeit. Geeignete Transistormodelle wurden implementiert um die Einflüsse der Transistoreigenschaften auf die Schaltungsperformanz zu untersuchen. Die Optimierung der Transistordimensionierung ist entscheidend. Es wurde dargestellt, dass manche Schaltungstopologien kritisch in Hinsicht auf die Dimensionierung der Transistoren sind. Zwei verschiedene digitale RFID Entwürfe wurden untersucht. Der erste enthält Logikgatter realisiert unter Verwendung von Depletion-Last Logik. Der zweite verwendet Dioden-Last Logik zusammen mit anderen Topologien wie Push-Pull und verbesserter Dioden-Last Logik, was eine Verbesserung bei Geschwindigkeit und Performanz gegenüber dem ersten Entwurf ergab. Zur Unterstützung der Anwender der neuen Methodik wurden Tools zur automatischen Dimensionierung und Optimierung entwickelt.show moreshow less

Download full text files

Export metadata

  • Export Bibtex
  • Export RIS

Additional Services

Share in Twitter Search Google Scholar
Metadaten
Author:Ahmed Abdel Hady Amar
URN:urn:nbn:de:bvb:29-opus-33180
Advisor:Wolfram Glauert
Document Type:Doctoral Thesis
Language:English
Date of Publication (online):2012/06/01
Publishing Institution:Friedrich-Alexander-Universität Erlangen-Nürnberg (FAU)
Granting Institution:Friedrich-Alexander-Universität Erlangen-Nürnberg (FAU), Technische Fakultät
Date of final exam:2011/11/28
Release Date:2012/06/01
Tag:Digital Circuit; Full Custom; OFET; RFID
SWD-Keyword:Entwurfsautomation; Optimierung; Organischer Feldeffekttransistor; RFID
Institutes:Technische Fakultät / Technische Fakultät -ohne weitere Spezifikation-
Dewey Decimal Classification:6 Technik, Medizin, angewandte Wissenschaften / 62 Ingenieurwissenschaften / 620 Ingenieurwissenschaften und zugeordnete Tätigkeiten

$Rev: 13581 $