Simulationsgestützte Untersuchung von logistischen Optimierungsstrategien bei Halbleiterfertigungsprozessen

Simulation based study of logistical optimization strategies in semiconductor manufacturing

  • Die Halbleiterfertigung ist ein äußerst komplexer Wertschöpfungsprozess, der aufgrund eines schnell wechselnden Marktes und der immensen Investitionskosten unter extremen Kostendruck steht. Um konkurrenzfähig zu bleiben, müssen aktuell jährlich ca. 15 % der Fertigungskosten durch eine erhöhte Anlagen- und Fabrikproduktivität eingespart wer-den. Im Rahmen der Arbeit wurden zum ersten Mal grundlegende Untersuchungen zur Modellierung und Simulation sowie der Optimierung von Halbleiterfertigungsprozessen auf Geräte- bzw. Prozesssequenzebene durchgeführt. Um die Anlagen- und Fabrikproduktivität zu erhöhen und damit implizit Fertigungskosten zu reduzieren, wurden bestehende und bereits eingesetzteDie Halbleiterfertigung ist ein äußerst komplexer Wertschöpfungsprozess, der aufgrund eines schnell wechselnden Marktes und der immensen Investitionskosten unter extremen Kostendruck steht. Um konkurrenzfähig zu bleiben, müssen aktuell jährlich ca. 15 % der Fertigungskosten durch eine erhöhte Anlagen- und Fabrikproduktivität eingespart wer-den. Im Rahmen der Arbeit wurden zum ersten Mal grundlegende Untersuchungen zur Modellierung und Simulation sowie der Optimierung von Halbleiterfertigungsprozessen auf Geräte- bzw. Prozesssequenzebene durchgeführt. Um die Anlagen- und Fabrikproduktivität zu erhöhen und damit implizit Fertigungskosten zu reduzieren, wurden bestehende und bereits eingesetzte logistische Strategien auf die Anlagenebene transferiert, neuartige und innovative Optimierungsstrategien auf Geräte- oder Prozesssequenzebene entwickelt und mit Hilfe der diskreten Simulation untersucht. Schwerpunkte waren die Batchbildung bei flexiblen Fertigungen, Mehrkammerprozessanlagen und eine innovative vorausschauende Stichprobenplanung. In flexiblen Fertigungen kommt es häufig zu logistischen Problemen bei Batchprozessen, da es aufgrund von fehlenden, geeigneten Losen teilweise zu großen Wartezeiten und somit eventuell zu Überschreitungen der Kundenliefertermine kommt. Es wurde im Rahmen der Arbeit ein Konzept entwickelt, welches kleinere Batchgrößen und Füllerscheiben nutzt. Hiermit konnten kürzere Durchlaufzeiten durch das Gesamtsystem (80 – 96 %) realisiert werden, ohne dabei den Durchsatz negativ zu beeinflussen. Der Trend in der Halbleiterfertigung geht aber weiter in Richtung Einzelscheibenprozesse. Als Folge dessen sind Mehrkammerprozessanlagen zu unverzichtbaren Werkzeugen bei der Herstellung von Halbleiterbauelementen geworden. Bei den Untersuchungen an Mehrkammerprozessanlagen wurde die Integration von Messtechnik, die optimalen Dimensionierung und generell Möglichkeiten zur Steigerung der Produktivität untersucht. Das bei linearen Fertigungslinien bekannte und breit eingesetzte Konzept der Taktzeitanpassung wurde erstmals zur Anwendung bei Mehrkammerprozessanlagen adaptiert, dabei konnten beim Durchsatz Steigerungen von 15 - 23 % erreicht werden. Auf Prozesssequenzebene wurden Untersuchungen zur Stichprobenplanung durchgeführt. Die entwickelte vorausschauende Stichprobenplanung zeigte ein sehr großes Potenzial zur Kostenreduktion durch Einsparungen von Messungen bei Defektdichtemessketten und zur Senkung des Risikos von nicht kotrollierten Anlagen. Bei den untersuchten Anwendungsfällen konnte die Anzahl der benötigten Messungen um 6 – 50 % gegenüber der bisher eingesetzten Stichprobenstrategie reduziert werden, gleichzeitig wurde dabei das Risiko von längeren Fertigungszeiträumen ohne Kontrollmessungen um bis zu 85 % verringert. Generell konnte gezeigt werden, dass die diskrete Ablaufsimulation ein hervorragend geeignetes Werkzeug zur Untersuchung von Halbleiterfertigungsanlagen, –prozessen und deren Optimierung darstellt. Es können logistische Optimierungsstrategien jeglicher Art damit analysiert und bewertet werden.show moreshow less
  • Semiconductor manufacturing is a rather complex value-added process, which is facing an extreme cost pressure due to fast changing markets combined with very high capital investments. Currently a manufacturing cost reduction of 15 % per year has to be achieved by an increased equipment and fab productivity in order to compete on the global market. Within this work fundamental investigations on modeling and simulation as well as optimization of semiconductor manufacturing processes at equipment and process sequence level have been performed for the first time. In order to increase equipment and fab productivity and to reduce manufacturing costs thereby, known and established logistical strateSemiconductor manufacturing is a rather complex value-added process, which is facing an extreme cost pressure due to fast changing markets combined with very high capital investments. Currently a manufacturing cost reduction of 15 % per year has to be achieved by an increased equipment and fab productivity in order to compete on the global market. Within this work fundamental investigations on modeling and simulation as well as optimization of semiconductor manufacturing processes at equipment and process sequence level have been performed for the first time. In order to increase equipment and fab productivity and to reduce manufacturing costs thereby, known and established logistical strategies were transferred to the equipment level and new and innovative optimization strategies were elaborated and investigated by the application of the discrete event simulation. This work focuses on batching strategies for flexible manufacturing, on cluster tools and on an innovative predictive sampling strategy. For flexible manufacturing, batching strategies became problematic. Due to a lack of compatible lots for the completion of full batches, long waiting times occur and customer delivery dates were exceeded from time to time. A concept using smaller batch sizes and filler wafers to speed up the batching process was developed. With this concept shorter cycle times (80 – 96 %) could be realized without a negative effect on the throughput of the system. Nevertheless, semiconductor manufactures tend to prefer single wafer processes. As a consequence of this, cluster tools became essential for semiconductor manufacturing nowadays. Within this work investigations on the integration of metrology, on optimal hardware configurations and on general optimization possibilities of cluster tools were performed. The established concept of identical process times for subsequent process steps in a linear process flow was adapted to be applicable for cluster tools for the first time. Thereby, a throughput increase of 15 – 23 % could be achieved. On process sequence level investigations regarding sampling strategies were performed. The developed predictive sampling strategy offered a great potential to reduce manufacturing costs by reducing the amount of required metrology operations for defectivity control chains. Furthermore, the risk of uncontrolled manufacturing equipment could be also decreased. For the investigated applications the amount of required metrology operations could be reduced by 6 – 50 % compared to the sampling strategies, which are currently used in semiconductor manufacturing. At the same time the risk of uncontrolled process operations could be reduced by up to 85 %. In general, it could be demonstrated, that the discrete event simulation is an excellent option to analyze the performance of semiconductor manufacturing equipment and processes and to investigate optimization possibilities. All kind of optimization strategies could be evaluated.show moreshow less

Download full text files

Export metadata

  • Export Bibtex
  • Export RIS

Additional Services

Share in Twitter Search Google Scholar
Metadaten
Author:Markus Pfeffer
URN:urn:nbn:de:bvb:29-opus-32298
Advisor:Heiner Ryssel
Document Type:Doctoral Thesis
Language:German
Date of Publication (online):2012/05/03
Publishing Institution:Friedrich-Alexander-Universität Erlangen-Nürnberg (FAU)
Granting Institution:Friedrich-Alexander-Universität Erlangen-Nürnberg (FAU), Technische Fakultät
Date of final exam:2011/11/25
Release Date:2012/05/03
Tag:Anlagenproduktivität; Fabrikproduktivität; Halbleiterfertigungsprozesse; Mehrkammerprozessanlagen; Stichprobenplanung
discrete event simulation; logistical optimization; productivity; semiconductor manufacturing
SWD-Keyword:Diskrete Optimierung; Diskrete Simulation; Fertigung; Fertigungskontrolle; Fertigungskosten; Logistik; Mikroelektronik
Institutes:Technische Fakultät -ohne weitere Spezifikation-
Dewey Decimal Classification:620 Ingenieurwissenschaften und zugeordnete Tätigkeiten

$Rev: 12793 $