Architectures, Methods, and Tools for Distributed Run-time Reconfigurable FPGA-based Systems

Architekturen, Methoden und Werkzeuge für verteilte Systeme basierend auf zur Laufzeit rekonfigurierbarer FPGA-Technologie

  • Dynamic partial run-time reconfiguration of FPGAs allows implementing novel mechanisms for self-adapting and self-healing in robust fault-tolerant embedded systems. In this thesis, novel methodologies for migrating both, hardware and software tasks will be proposed and evaluated. Additionally, it will be presented how the execution between hardware and software execution can be swapped in a system. A novel communication architecture was developed in order to integrate partial modules at runtime. With this architecture, modules can be placed in a fine-grained two-dimensional grid while being able to communicate via a bus or dedicated point-to-point links. Moreover, a complete framework for imDynamic partial run-time reconfiguration of FPGAs allows implementing novel mechanisms for self-adapting and self-healing in robust fault-tolerant embedded systems. In this thesis, novel methodologies for migrating both, hardware and software tasks will be proposed and evaluated. Additionally, it will be presented how the execution between hardware and software execution can be swapped in a system. A novel communication architecture was developed in order to integrate partial modules at runtime. With this architecture, modules can be placed in a fine-grained two-dimensional grid while being able to communicate via a bus or dedicated point-to-point links. Moreover, a complete framework for implementing corresponding runtime reconfigurable systems will be revealed.show moreshow less
  • Laufzeitrekonfiguration von FPGA-Bausteinen erlaubt die Implementierung neuartiger Mechanismen zur Selbstadaption und Selbstreparatur in zukünftigen verteilten zuverlässigen eingebetteten Systemen. In dieser Arbeit werden Methoden zur zustandsbehafteten Migration von Hardware-Modulen als auch Software-Prozessen in verteilten Steuerungen vorgestellt und untersucht. Zusätzlich wird gezeigt, wie die Ausführung von Prozessen zwischen einer Ausführung in Hardware und Software umgeschaltet werden kann. Um Hardware-Module im Laufenden Betrieb durch partielle Rekonfiguration von FPGAs auf den einzelnen Steuergeräten integrieren zu können, ist eine On-FPGA-Kommunikationsarchitektur entwickelt worden,Laufzeitrekonfiguration von FPGA-Bausteinen erlaubt die Implementierung neuartiger Mechanismen zur Selbstadaption und Selbstreparatur in zukünftigen verteilten zuverlässigen eingebetteten Systemen. In dieser Arbeit werden Methoden zur zustandsbehafteten Migration von Hardware-Modulen als auch Software-Prozessen in verteilten Steuerungen vorgestellt und untersucht. Zusätzlich wird gezeigt, wie die Ausführung von Prozessen zwischen einer Ausführung in Hardware und Software umgeschaltet werden kann. Um Hardware-Module im Laufenden Betrieb durch partielle Rekonfiguration von FPGAs auf den einzelnen Steuergeräten integrieren zu können, ist eine On-FPGA-Kommunikationsarchitektur entwickelt worden, welche Module in einem feingranularen zweidimensionalen Platzierungsschema integrieren kann. Diese Architektur stellt sowohl einen Bus als auch Punkt-zu-Punkt Verbindungen bereit. Darüber hinaus wird ein Framework zur Implementierung laufzeitrekonfigurierbarer Systeme vorgestellt.show moreshow less

Download full text files

Export metadata

  • Export Bibtex
  • Export RIS

Additional Services

Share in Twitter Search Google Scholar
Metadaten
Author:Dirk Koch
URN:urn:nbn:de:bvb:29-opus-15573
Advisor:Jürgen Teich
Document Type:Doctoral Thesis
Language:English
Date of Publication (online):2010/01/08
Publishing Institution:Friedrich-Alexander-Universität Erlangen-Nürnberg (FAU)
Granting Institution:Friedrich-Alexander-Universität Erlangen-Nürnberg (FAU), Technische Fakultät
Date of final exam:2009/12/18
Release Date:2010/01/08
Tag:FPGA Entwurf; Kommunikation; Partielle Rekonfiguration; system on chip
On-FPGA communication; ReCoBus; bitstream generation; hardware/software partitioning; partial reconfiguration
SWD-Keyword:Field programmable gate array; Hardwareentwurf; Rekonfiguration
Institutes:Technische Fakultät -ohne weitere Spezifikation-
Dewey Decimal Classification:004 Datenverarbeitung; Informatik

$Rev: 12793 $