Spezifische Fehlertoleranz für kombinatorische und sequentielle Schaltungen

Selective fault tolerance for combinational and sequential circuits

In dieser Arbeit wird ein neues Konzept für den Entwurf fehlertoleranter digitaler Schaltungen vorgestellt. Die als spezifische Fehlertoleranz bezeichnete Entwurfsmethode erweitert den Stand der Technik um die Möglichkeit, Fehlertoleranz gezielt für gewünschte Ein- und Ausgabezuweisungen einer Schaltung bereitzustellen. Die generell sehr aufwändigen Maßnahmen zur Realisierung von Fehlertoleranz lassen sich so an die tatsächlich vorhandenen Zuverlässigkeitsanforderungen einer gegebenen Anwendung anpassen, was im Vergleich zu herkömmlichen Verfahren zu erheblichen Kosteneinsparungen im Hinblick auf Hardware und Stromverbrauch führt. Die Eingaben einer Schaltung werden dazu mit ihren zugehörigen Ausgaben in kritische und unkritische Signale unterteilt. Für kritische Signale wird das gleiche Maß an Fehlertoleranz bereitgestellt, wie es auch durch das Verfahren der dreifach modularen Redundanz garantiert wird. Unkritische Signale werden nicht fehlertolerant ausgelegt, da das für solche Signale nicht gefordert werden muss. Im Bezug auf komb
In dieser Arbeit wird ein neues Konzept für den Entwurf fehlertoleranter digitaler Schaltungen vorgestellt. Die als spezifische Fehlertoleranz bezeichnete Entwurfsmethode erweitert den Stand der Technik um die Möglichkeit, Fehlertoleranz gezielt für gewünschte Ein- und Ausgabezuweisungen einer Schaltung bereitzustellen. Die generell sehr aufwändigen Maßnahmen zur Realisierung von Fehlertoleranz lassen sich so an die tatsächlich vorhandenen Zuverlässigkeitsanforderungen einer gegebenen Anwendung anpassen, was im Vergleich zu herkömmlichen Verfahren zu erheblichen Kosteneinsparungen im Hinblick auf Hardware und Stromverbrauch führt. Die Eingaben einer Schaltung werden dazu mit ihren zugehörigen Ausgaben in kritische und unkritische Signale unterteilt. Für kritische Signale wird das gleiche Maß an Fehlertoleranz bereitgestellt, wie es auch durch das Verfahren der dreifach modularen Redundanz garantiert wird. Unkritische Signale werden nicht fehlertolerant ausgelegt, da das für solche Signale nicht gefordert werden muss. Im Bezug auf kombinatorische Schaltungen wird dieses Grundprinzip auf eine beliebig wählbare Teilmenge aller möglichen Eingaben mit ihren zugehörigen Ausgaben angewendet. Die nicht zu schützenden, unkritischen Signale werden zu Optimierungszwecken genutzt. Genau diese Freiheit im Entwurfsprozess ermöglicht beim Entwurf fehlertoleranter Schaltungen signifikante Kosteneinsparungen, die bislang durch andere Verfahren nicht berücksichtigt wurden. Bei sequentiellen Schaltungen wird das Konzept auf Eingabefolgen und ihre entsprechend zugehörigen Ausgabefolgen abgebildet. Ab einem bestimmten Zustand werden in Schaltungen, die nach diesem Prinzip entworfen wurden, alle als kritisch eingestuften Eingabefolgen fehlertolerant verarbeitet, woraufhin die sequentielle Schaltung entsprechend fehlertolerante Ausgabefolgen liefert. Die Länge der kritischen Eingabefolgen und die Anzahl der Zustände, von denen aus eine fehlertolerante Verarbeitung der Eingaben gefordert wird, ist beliebig wählbar. Neben der Beschreibung des Grundkonzeptes der spezifischen Fehlertoleranz für kombinatorische und sequentielle Schaltungen beinhaltet die Arbeit Erweiterungen, mit denen sich die durch das Verfahren bereitgestellte Fehlertoleranz erhöhen lässt. Es wird zudem erläutert, wie die spezifische Fehlertoleranz ohne besonderen Aufwand mit Hilfe gängiger Werkzeuge im Schaltungsentwurf umgesetzt werden kann. Vom Entwerfer werden dazu keine speziellen Kenntnisse über das eigentliche Verfahren vorausgesetzt. Anhand experimenteller Ergebnisse wird auch gezeigt, welche Einsparungen sich durch die spezifische Fehlertoleranz im Vergleich zu herkömmlichen Verfahren aus diesem Bereich ergeben. Dazu wurden verschiedene Benchmark-Schaltungen mit der spezifischen Fehlertoleranz implementiert und ihre Gesamtflächen den Flächen entsprechender Schaltungen, die nach dem Prinzip der dreifach modularen Redundanz entworfen wurden, gegenübergestellt.
show moreshow less
This thesis introduces a new concept for the design of fault-tolerant digital circuits. It is called selective fault tolerance and it improves the state of the art by providing the possibility to specifically implement fault tolerance on a selected set of signals of a given circuit. The benefit is a significant reduction in the additional cost that is usually required by conventional design methods from this field of research. Since selective fault tolerance allows to adapt the feature of fault tolerance to the real requirements of a given application, the hardware overhead and the additional power consumption of redundant components can be significantly reduced. To realize this concept, the set of input and output assignments is divided into critical and uncritical signals. Critical signals will be processed with the same degree of fault tolerance as it is done in circuits equipped with triple modular redundancy. Uncritical signals will not be implemented with fault tolerance, because the application does not require it. In case of c
This thesis introduces a new concept for the design of fault-tolerant digital circuits. It is called selective fault tolerance and it improves the state of the art by providing the possibility to specifically implement fault tolerance on a selected set of signals of a given circuit. The benefit is a significant reduction in the additional cost that is usually required by conventional design methods from this field of research. Since selective fault tolerance allows to adapt the feature of fault tolerance to the real requirements of a given application, the hardware overhead and the additional power consumption of redundant components can be significantly reduced. To realize this concept, the set of input and output assignments is divided into critical and uncritical signals. Critical signals will be processed with the same degree of fault tolerance as it is done in circuits equipped with triple modular redundancy. Uncritical signals will not be implemented with fault tolerance, because the application does not require it. In case of combinational circuits, the basic concept of selective fault tolerance is applied to an arbitrarily selectable subset of all possible input assignments and their associated output assignments. The uncritical signals which do not need to be implemented with fault tolerance will be utilized for optimization purposes. This freedom in the design process allows for significant cost reduction which has not been considered previously by other methods. With respect to sequential circuits, the basic concept of selective fault tolerance is mapped to input sequences and their corresponding output sequences. Starting from a certain state, every input sequence that is classified to be critical will be processed fault-tolerantly. Thus, the corresponding output sequence is generated fault-tolerant as well. The number of states that are initial states for a critical input sequence and also the length of the sequences to be protected can be arbitrarily chosen by the designer. In addition to the basic concept of selective fault tolerance for combinational and sequential circuits, further ideas are presented which improve the fault tolerance that is provided by the proposed method. Furthermore, a technique of implementing selective fault tolerance with conventional design tools without any notable effort is introduced. To this end, the designer does not even require special knowledge about the actual algorithm of selective fault tolerance. It is sufficient that the designer combines some netlists. The experimental results that will be presented in this thesis are based on a selection of several benchmark circuits. These benchmark circuits were implemented according to the concept of selective fault tolerance for a variable number of input and output assignments and also according to the concept of triple modular redundancy. The results obtained were compared with regard to the additional hardware overhead of each method.
show moreshow less

Download full text files

Export metadata

  • Export Bibtex
  • Export RIS

Additional Services

Share in Twitter Search Google Scholar
Metadaten
Author:Augustin, Michael
URN:urn:nbn:de:kobv:co1-opus-26931
Advisor:Prof. Dr. Kraemer, Rolf
Document Type:Doctoral Thesis
Language:German
Date of Publication (online):2012/11/08
Year of Completion:2012
Granting Fakulty:BTU Cottbus - Senftenberg, Fakultät für Mathematik, Naturwissenschaften und Informatik
Date of final exam:2012/07/12
Release Date:2012/11/08
Tag:Digitalschaltung; Dreifach modulare Redundanz; Fehlertoleranz; Flächenreduzierung; TMR
Digital circuit; Fault tolerance; Reduction of area; TMR; Triple modular redundancy
GND Keyword:Fehlertoleranz; Integrierte Schaltung; Zuverlässigkeit
Institutes:LS Systeme
Dewey Decimal Classification:620 Ingenieurwissenschaften und zugeordnete Tätigkeiten

$Rev: 12793 $